資源描述：
《pci+express物理層的設(shè)計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、分類號塑堡UDC——工學(xué)碩士學(xué)位論文學(xué)號Q4Q§2Q盟罾級公五一一PCIExpress物理層的設(shè)計與實現(xiàn)碩士生姓名學(xué)科專業(yè)研究方向指導(dǎo)教師隧田士電圣銎堂皇拉丕徵皇壬堂皇固焦皇王堂奎坐壹堡窺逸國防科學(xué)技術(shù)大學(xué)研究生院二Oo六年十一月國防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文摘要計算機∞技術(shù)在高性能計算的發(fā)展過程中始終是一個十分關(guān)鍵的技術(shù)。PCIExpress系統(tǒng)結(jié)構(gòu)的高速數(shù)據(jù)傳輸速率使其有極廣闊的發(fā)展前景。PCIExpress物理層作為最底層的傳輸模塊，在整個PCIExpress系統(tǒng)結(jié)構(gòu)中占據(jù)舉足輕重的位置。本文對PCIExpress的物理層基本結(jié)構(gòu)和工作
2、原理進行了深入的分析和研究，采用全定制與半定制相結(jié)合的設(shè)計方法實現(xiàn)了該物理層模塊。本文設(shè)計中的創(chuàng)新點和解決的技術(shù)難點如下：1．設(shè)計實現(xiàn)了完全兼容PCIExpress規(guī)范的物理層邏輯模塊，版圖模擬最高工作頻率可達(dá)1．50Hz(3．0Gbps)。設(shè)計實現(xiàn)了雙沿采樣的高速Serdcs模塊，使其能夠滿足OHz級高速信號傳輸。2．優(yōu)化了電路結(jié)構(gòu)，使用改進的動態(tài)邏輯電路，一定程度上解決了雙沿采樣結(jié)構(gòu)導(dǎo)致的對輸入時鐘占空比要求過于嚴(yán)格的問題。將邏輯運算采用流水方式分多級完成，解決了高頻下邏輯時序緊張問題。3．提出并實現(xiàn)了輸出狀態(tài)自關(guān)斷的動態(tài)高速觸發(fā)寄存器鏈電
3、路，解決了高速串行器中并行數(shù)據(jù)采樣輸入和串行數(shù)據(jù)移位同時有效導(dǎo)致的數(shù)據(jù)沖突問題。4．提出了一種狀態(tài)可控的雙沿計數(shù)多相分頻時鐘產(chǎn)生電路，實現(xiàn)了不同組占空比的多相位的分頻信號的產(chǎn)生。5．優(yōu)化實現(xiàn)了8b／10b編解碼算法，對不同模塊分別采用查找表與邏輯計算相結(jié)合，有效的降低了編解碼算法的復(fù)雜性，提高了性能?！?．改進并實現(xiàn)了一種高速Serdes測試方法，采用該方法可實現(xiàn)全模塊的測試，以及故障點子模塊的定位和分析，關(guān)鍵字：PCIExpress，PIPE，物理層，高速Serdes，8b／10b編解碼，雙沿采樣第i頁國防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文ABST
4、RACTComputerFOtechnologyisofkeyimportanceinthedevelopmentofhighperformancecomputing．nehigh-speeddataratesofPCIExpresssystemarchitecturemakeitaverybroadprospectfordevelopment．PCIExpressphysicallayeroccupysapivotalpositioninthePCIExpressarchitectureaSthebottomlayer．1_hestrucRi
5、reandworkingprincipleofthePCIExpressPhysicalLayerhavebeende印lyanalyzedandresearched，thenthemodulehasbeenrealizedusingfllllcustomandASICdesignmethodand。Thisthesismainlycontributestothefollowingaspects：1．APCIExpressphysicallayermodulehasbeendesignedandrealizedwhichiscompatible
6、withthePCIExpressstandard,thepostsimulationshowsthatthemoduleworksperfectlyatthefrequencyof1．SOHzO．0Gbps)．Whatismore,adual-edgesamplingSerdesisincludedinthisdesign,whichissuitablefortheGHzhigh-speedsignaltransmission．2．Theoptimizeddynamiccircuitisimplementedtosolvetheextreme
7、restrictionoftheclockdutycyclewhenusingthedual-edgesamplestructure．3Byusinganovelhigh—speeddynamicregisterchainwithcontrollableoutputstate，theproblemofcollisionissolvedwhenthehigh-speedserlalizerandtheParallel-data-samplerdrivethesanlenodeatthesametime．4．Astate-controllabled
8、ual·edgesamplinglockdividerisproposed，whichisusedtogeneratemultiplephaseclo
