資源描述:
《基于cpld的pwm發(fā)生器設(shè)計(jì)new》由會員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、基于CPLD的PWM發(fā)生器設(shè)計(jì)APWMgeneratordesignedwithCPLD耿偉松,于海東GENGWei-song,YUHai-dong(揚(yáng)州大學(xué)能源與動力工程學(xué)院,揚(yáng)州225009)摘要:H形橋式變換器在多種動力系統(tǒng)中有著廣泛的應(yīng)用。在電機(jī)控制中,H橋中開關(guān)的控制一般采用PWM控制技術(shù)。采用VHDL硬件描述語言設(shè)計(jì)了基于CPLD的PWM發(fā)生器,并使用Max+PlusⅡ進(jìn)行仿真驗(yàn)證,仿真結(jié)果驗(yàn)證了設(shè)計(jì)的正確性。設(shè)計(jì)中采用了一種巧妙的方法來實(shí)現(xiàn),其原理簡單?;贑PLD的PWM發(fā)生器將會簡化控制系統(tǒng)的硬件和軟件設(shè)計(jì),獲得更高的開關(guān)頻率,其應(yīng)用這將大
2、大簡化直流電機(jī)控制系統(tǒng)的設(shè)計(jì)并且改善系統(tǒng)的控制性能。關(guān)鍵詞:H橋;PWM發(fā)生器;CPLD;VHDL;Max+PlusⅡ中圖分類號:TM383.6文獻(xiàn)標(biāo)識碼:B 文章編號:1009-0134(2010)06-0151-03Doi:10.3969/j.issn.1009-0134.2010.06.500引言基于微處理器的軟件控制技術(shù)來實(shí)現(xiàn),但隨著高速開關(guān)器件的涌現(xiàn),對于復(fù)雜的調(diào)制技術(shù),即使采自從全控型電力電子器件問世以后,就出現(xiàn)用最先進(jìn)的DSP(數(shù)字信號處理器)也很難實(shí)現(xiàn)。了采用脈沖寬度調(diào)制的高頻開關(guān)控制方式,形成[1]隨著超大規(guī)模集成電路的集成度和工藝水平了直
3、流PWM調(diào)速系統(tǒng)。脈寬調(diào)制變換器的作的不斷提高,專用集成電路ASIC的設(shè)計(jì)成本在不用是:用脈沖寬度調(diào)制的方法,把恒定的直流電斷降低。CPLD/FPGA是實(shí)現(xiàn)ASIC的主流器件,它源電壓調(diào)制成頻率一定、寬度可變的脈沖電壓序們具有極大的靈活性和通用性,工作速度快,開列,從而改變平均輸出電壓的大小,以調(diào)節(jié)電機(jī)發(fā)效率高,成本低,可靠性好。近年來,CPLD在轉(zhuǎn)速。電機(jī)控制系統(tǒng)中的應(yīng)用收到了系統(tǒng)設(shè)計(jì)人員越來PWM變換器電路有多種形式,可分為可逆和越多的重視。用CPLD來設(shè)計(jì)PWM發(fā)生器將會簡不可逆兩大類。其中可逆PWM變換器主電路有多化控制系統(tǒng)的硬件和軟件設(shè)計(jì),獲得更高
4、的開關(guān)種形式,最常用的是橋式(H形)電路。橋式變換頻率,減少微處理器的計(jì)算工作量。器在許多動力系統(tǒng)中得到了廣泛的應(yīng)用(如直流VHDL具有與具體硬件電路無關(guān)和與設(shè)計(jì)平臺驅(qū)動,直流-交流逆變器,開關(guān)電源等等)。無關(guān)的特性,并且具有良好的電路行為描述和系1PWM發(fā)生器的設(shè)計(jì)統(tǒng)描述的能力,并在語言易讀性和層次化、結(jié)構(gòu)橋式變換器應(yīng)用在直流電機(jī)調(diào)速系統(tǒng)中的化設(shè)計(jì)方面表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力[2],因主要電路結(jié)構(gòu)如圖1所示,開關(guān)控制基本上采用此本文選用VHDL語言進(jìn)行編程,用一片CPLD設(shè)PWM技術(shù)。計(jì)了PWM發(fā)生器。由于橋式PWM變換器的工作狀態(tài)是確定的,[3]所以
5、采用狀態(tài)機(jī)方式來編程也是情有可原,雖然只有六個(gè)狀態(tài),但其程序?qū)崿F(xiàn)起來是很復(fù)雜的。用數(shù)字比較器代替模擬比較器、用線性計(jì)數(shù)器代[4,5]替鋸齒波發(fā)生器來產(chǎn)生PWM信號的設(shè)計(jì)方法也很繁瑣。在分析了橋式PWM變換器工作原理的基圖1橋式變換器原理圖礎(chǔ)上,本文采用了一種巧妙的方法來設(shè)計(jì),其原PWM信號發(fā)生器一般是通過模擬電路或者是理簡單,程序容易實(shí)現(xiàn)。收稿日期:2010-03-24作者簡介:耿偉松(1990-),男,江蘇連云港人,本科在讀,研究方向?yàn)殡姎夤こ碳白詣踊5?2卷第6期2010-6【151】圖2為所設(shè)計(jì)的PWM發(fā)生器端口圖,各引腳主要功能如下:RESET:復(fù)
6、位信號,輸入,高電平有效,復(fù)位后發(fā)生器處于初始狀圖2PWM發(fā)生器端口圖態(tài)。CLK:時(shí)鐘信號,輸入,用來接收外部時(shí)鐘電路產(chǎn)生的信號。WR:寫信號,輸入,低電平有效。若其有效,則裝入計(jì)數(shù)器初值。EN:使能信號,輸入,高電平有效。若其有效,則計(jì)數(shù)器開始計(jì)數(shù)。PWMH:輸出信號,控制圖1中的開關(guān)S1和S4。若PWMH=’1’,則開關(guān)閉合,否則斷開。PWML:輸出信號,控制圖1中的開關(guān)S2和S3。若PWML=’1’,則開關(guān)閉合,否則斷開。HCNT:HCNT計(jì)數(shù)器的數(shù)據(jù)輸入端口,寬度3位。其初值的大小決定PWMH信號的作用時(shí)間。圖3PWM發(fā)生器設(shè)計(jì)流程圖LCNT:LCN
7、T計(jì)數(shù)器的數(shù)據(jù)輸入端口,寬度3DCNT:INSTD_LOGIC_VECTOR(N-1位。其初值的大小決定PWML信號的作用時(shí)間。DOWNTO0);DCNT:DCNT計(jì)數(shù)器的數(shù)據(jù)輸入端口,寬度PWMH,PWML:OUTSTD_LOGIC);2位。其初值的大小決定死區(qū)的持續(xù)時(shí)間。為避免ENDPWM;圖1中處于同一個(gè)橋臂的兩個(gè)開關(guān)S1、S3或者S2、ARCHITECTUREbehavOFPWMISS4的同時(shí)導(dǎo)通所引起的短路,特設(shè)置此間隔時(shí)間。SIGNALHCNT_DTA,LCNT_DTA:STD_若該P(yáng)WM信號發(fā)生器應(yīng)用在基于微處理器的LOGIC_VECTOR(M
8、-1DOWNTO0);電機(jī)控制系統(tǒng)中,則HCNT、L