鎖相環(huán)頻率合成器系統(tǒng)級設(shè)計研究

《鎖相環(huán)頻率合成器系統(tǒng)級設(shè)計研究》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、４去如成Ａ葦ＵＮＩＶＥＲＳＩＴＹＯＦＥＬＥＣＴＲＯＮＩＣＳＣＩＥＮＣＥＡＮＤＴＥＣＨＮＯＯＧＹＬＯＦＣＨＩＮＡＩ專業(yè)學(xué)位碩±學(xué)位論文ＭＡＳＴＥＲＴＨＥＳＩＳＦＯＲＰＲＯＦＥＳＳＩＯＮＡＬＤＥＧＲＥＥ．ｆ戀這論文題目鎖相環(huán)頻率合成器系統(tǒng)級設(shè)計妍究專業(yè)學(xué)位類別工程碩壬學(xué)號２０１３２２０３０１３２作者姓名劉偉忠指導(dǎo)教師王向展副教授Ｉ獨(dú)創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。據(jù)我所知，除了文中特別加Ｗ標(biāo)注和致謝

2、的地方夕ｈ，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得電子科技大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書而使用過的材料。與我一同工作的同志對本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說明并表示謝意。ａ作者簽名＝苗Ｐ爭么日期：年ｒ月／日論文使用授權(quán)本學(xué)位論文作者完全了解電子科技大學(xué)有關(guān)保留、使用學(xué)位論文的規(guī)定，有權(quán)保留并向國家有關(guān)部口或機(jī)構(gòu)送交論文的復(fù)印件和磁盤，允許論文被查閱和借閱。本人授權(quán)電子科技大學(xué)可Ｗ將學(xué)位論文的全、部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可采用影印縮印或掃描等復(fù)制手段保存

3、、匯編學(xué)位論文。（保密的學(xué)位論文在解密后應(yīng)遵守此規(guī)定）Ｉ作者簽名＝合作您導(dǎo)師簽名；了貪）艮日期：＾炸？＾日各月７分類號密級注1UDC學(xué)位論文鎖相環(huán)頻率合成器系統(tǒng)級設(shè)計研究（題名和副題名）劉偉忠（作者姓名）指導(dǎo)教師王向展副教授電子科技大學(xué)成都（姓名、職稱、單位名稱）申請學(xué)位級別碩士專業(yè)學(xué)位類別工程碩士工程領(lǐng)域名稱集成電路工程提交論文日期2016.3.18論文答辯日期2016年5月學(xué)位授予單位和日期電子科技大學(xué)2016年6月答辯委員會主席評閱人注1：注明《國際十進(jìn)分類法UDC》的類號。ReseachForSystemLeve

4、lDesignofPLLFrequencySynthesizerAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MasterofEngineeringAuthor:WeizhongLiuSupervisor:XiangzhanWangSchoolofMicroelectronicsandSolid-StateSchool:Electronics摘要摘要頻率合成器是電子通信系統(tǒng)中非常核心的模塊之一，是時鐘信號和本地震蕩信號的重要產(chǎn)生方式

5、。在當(dāng)前的頻率合成器實(shí)現(xiàn)形式中，鎖相環(huán)頻率合成器是主流的實(shí)現(xiàn)形式和研究重點(diǎn)，也是模擬電路系統(tǒng)中一個重要的研究方向。目前，主流的鎖相環(huán)頻率合成器系統(tǒng)架構(gòu)是電荷泵鎖相環(huán)，結(jié)構(gòu)包含數(shù)字模塊電路和模擬模塊電路，是一個數(shù)模混合的負(fù)反饋系統(tǒng)。對于這樣一個復(fù)雜的控制系統(tǒng)，系統(tǒng)級架構(gòu)的確定是做好一個鎖相環(huán)頻率合成器的先決條件，系統(tǒng)級參數(shù)的設(shè)定和選取是實(shí)現(xiàn)頻率合成器性能的關(guān)鍵所在。本文首先分析鎖相環(huán)的信號傳輸理論，在理論研究和分析的基礎(chǔ)之上研究鎖相環(huán)的系統(tǒng)級建模，包括系統(tǒng)行為級建模和功能模塊級建模，主要基于MATLAB和Simulink仿真工具。在此基礎(chǔ)上，研

6、究鎖相環(huán)的噪聲仿真、建模與優(yōu)化。在系統(tǒng)宏觀參數(shù)的研究基礎(chǔ)上，探索鎖相環(huán)具體模塊電路的設(shè)計，以使其滿足系統(tǒng)的需要和實(shí)現(xiàn)設(shè)計的最優(yōu)化。在以上研究和分析的理論基礎(chǔ)上，設(shè)計了一個400MHz~450MHz的電荷泵鎖鎖相環(huán)頻率合成器?；谡撐乃龅南到y(tǒng)級設(shè)計方法，首先根據(jù)鎖相環(huán)系統(tǒng)指標(biāo)，計算和規(guī)劃出各模塊具體指標(biāo)和要求，基于180nmCMOSRF工藝，在CadenceSpectre設(shè)計平臺上完成鎖相環(huán)電路的設(shè)計與仿真。然后，在原理圖仿真設(shè)計完成后，利用CadenceVirtuoso平臺上實(shí)現(xiàn)版圖設(shè)計，在180nmRF工藝上加工制作。芯片制作以及封裝完成

7、之后，設(shè)計PCB板級芯片測試電路，完成對芯片的測試。芯片參數(shù)如下，工作電壓1.8V，功耗15mW，輸出頻率范圍400MHz~450MHz，信道寬度15MHz，帶寬為200KHz，鎖定時間小于20μs，在1MHz處相位噪聲為-118dBc/Hz@1MHz，芯片面積為1620μm×1350μm。關(guān)鍵詞：鎖相環(huán)頻率合成器，電荷泵鎖相環(huán)，MATLAB，Simulink，鎖相環(huán)噪聲IABSTRACTABSTRACTFrequencysynthesizerisoneofthemostcrucialpartsinelectroniccommunicatio

8、nsystem，itplaysanimportantroleinclocksignalgeneratingandlocaloscillatingsignalgene