fpga功耗早期評(píng)估模型研究與實(shí)現(xiàn)

《fpga功耗早期評(píng)估模型研究與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、Ｉ＊＾密級(jí)：公巧作６０＾．爭(zhēng)３’＾ｉ雨ｆ？旅ｎ．條＇齡可Ｉ非她Ｊ－－ｂ寫－秦東勒大令警工程碩±學(xué)位論文ＦＰＧＡ功耗早期評(píng)估模型研究與實(shí)現(xiàn)（學(xué)位論文形式：應(yīng)用研究）：徐凱研究生姓名導(dǎo)師姓名：楊軍教巧虔建立高工中請(qǐng)呼位類別工程碩±巧仿巧丫，中仿東南大學(xué)Ｉ；粘領(lǐng)域名稱集成電路工程論義巧辯ｙ期２０１６年６月２３日，研究方向系統(tǒng)巧片與巧入式系統(tǒng)學(xué)位授ｆｙ期２０１６年月日答辯蠶員會(huì)書席李巧単闊人李巧巧評(píng)吳建巧２０１６年

2、６月２３日表兩大？聲工程碩ｉ學(xué)位論文ＦＰＧＡ功耗早期評(píng)估模型研究與實(shí)現(xiàn)專業(yè)名稱；集成電路工涯研究生姓名：徐§１導(dǎo)師姓名；楊軍教授度建立高工二零一六年六月ＴＨＥＲＥＳＥＡＲＣＨＡＮＤＩＭＰＬＥＭＥＮＴＡＴＩＯＮＯＦＥＡＲＬＹＰＯＷＥＲＥＳＴＩＭＡＴＩＯＮＭＯＤＥＬＯＦＦＰＧＡＡＴｈｅｓｉｓＳｕｂｍｉｔｔｅｄ化ＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙＦｏｒｔｈｅＡｃａｄｅｍｉｃＤｅｇｒｅｅｏｆＭａｓｔｅｒｏｆＥ

3、ｎｇｉｎｅｅｒｉｎｇＢＹＸｕＫａｉＳｕｅｒｖｉｓｅｄｂｐｙＰｒｏｆ．ＹＡＮＧＪｕｎａｎｄＳｅｎｉｏｒＥｎｇｉｎｅｅｒＹＵＪｉａｎｌｉＳｃｈｏｏｌｏｆＩｎｔｅｒａｔｅｄＣｉｒｃｕｉｔｇＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙＪｕｎｅ２０１６東南大學(xué)學(xué)位論文獨(dú)幼性巧明本人聲明所呈交的學(xué)位論文是我個(gè)人在導(dǎo)師指導(dǎo)下進(jìn)行的研巧工作及取得的研巧成果。盡我所知，除了文中特別加Ｗ標(biāo)注和致謝的地方外，論文中不包含其他人己經(jīng)發(fā)表或撰寫過(guò)的研巧成果，也不包含為

4、獲得東南大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書而使用過(guò)的材料一。與我同工作的同志對(duì)本研巧所做的任何貢獻(xiàn)均已在論文中作了明確的說(shuō)明并表示了謝意。研巧生簽名＾＾＾；狼日期；東南大學(xué)學(xué)位論文使用授枚巧明東南大學(xué)、中國(guó)科學(xué)技術(shù)信息研究所、國(guó)家圖書館有權(quán)保留本人所送交學(xué)位論文的復(fù)印件和電子文檔，可Ｗ采用影印、縮印或其他復(fù)制手段保存論文。本人電子文檔的內(nèi)容和紙質(zhì)論文的內(nèi)容相一致。除在保密巧內(nèi)的保密論文外，允許論文被查閱和借閱■可Ｗ公布（包括Ｗ電子信息形式刊登）論文的全部?jī)?nèi)容或中（包括ＫＪＩ電）授權(quán)

5、東南大、英文摘要等部分內(nèi)容。論文的公布子信息形式刊登學(xué)研究生院辦理。杉片名＾、－研巧生簽名：＾＾導(dǎo)師答名：寸嫂日期；摘要摘要現(xiàn)場(chǎng)可編程口陣列（ＦＰＧＡ）由于其設(shè)計(jì)成本低、可重復(fù)編程等化點(diǎn)被廣泛應(yīng)用。隨著工藝進(jìn)入納米尺寸，ＦＰＧＡ集成度越來(lái)越高，導(dǎo)致設(shè)計(jì)的功耗問(wèn)題更加突出。商用ＦＰＧＡ功耗評(píng)估工具包括Ｘｐｏｗｅｒ和ＥＰＥ，其中Ｘｐｏｗｅｒ在布局布線后進(jìn)行功耗評(píng)估，結(jié)果精確；ＥＰＥ在設(shè)計(jì)早期評(píng)估功耗，精度不高，也。其他的功耗評(píng)估研究工作在設(shè)計(jì)不同層次進(jìn)行存在精度不窩的問(wèn)題。本文

6、對(duì)ＦＰＧＡ功耗早期評(píng)估進(jìn)行了建模與實(shí)現(xiàn)。在介紹了ＦＰＧＡ架構(gòu)和功耗來(lái)源的基礎(chǔ)上，考慮到商用ＦＰＧＡ電路結(jié)構(gòu)的復(fù)雜性，本文在電路綜合完成后對(duì)ＦＰＧＡ功耗進(jìn)行評(píng)估．將ＦＰＧＡ功耗分為可編程邏輯資源和時(shí)鐘／互連資源功耗，并分別對(duì)兩部分功耗進(jìn)行建模。對(duì)于可編程埋輯資源，建立了基于開(kāi)關(guān)活動(dòng)性和資源使用數(shù)的動(dòng)態(tài)宏單元功耗模型。其中設(shè)計(jì)了基于ＡＲＭＡ信號(hào)的隨機(jī)激勵(lì)產(chǎn)生器－并使用基于概率傳遞的方法評(píng)估電路開(kāi)關(guān)活動(dòng)性，通過(guò)編寫ｐｅｒｌ腳本解析網(wǎng)表獲取資源使用數(shù)，，。對(duì)于時(shí)鐘／互連部分在分析單條互連功耗隨模

7、塊間距離線性増加的基礎(chǔ)上建立了基于面一積估算的開(kāi)關(guān)級(jí)功耗模型，。其中為了抽取不同類型互連的等效電容本文采用種基于差值和非線性巧合的方法。此外－，為了驗(yàn)證功耗模型的正確性，本文搭建了仿巧驗(yàn)證平臺(tái)，對(duì)Ｖｉｒｔｅｘ６ＸＣ６ＶＬＸ７６０巧片進(jìn)行功耗評(píng)估，。該平臺(tái)讀入綜合后的網(wǎng)表文件和激勵(lì)信號(hào)計(jì)算電路節(jié)點(diǎn)開(kāi)關(guān)活動(dòng)性和資源使用數(shù)。對(duì)ＭＣＮＣ的２０個(gè)基準(zhǔn)電路分別采用本文模型與Ｘｐｏｗｅｒ軟件的結(jié)果進(jìn)行對(duì)比，表明上述模型的最?。崳娬`差為３．６２％，最大誤差為４５．３％，平均誤差為２２．８％。與同類文獻(xiàn)對(duì)比

8、實(shí)驗(yàn)結(jié)果顯示，在抽象層次相同的情況下本文模型精度比同類文獻(xiàn)髙１５％，表明本文功耗模型能夠精確的評(píng)估功耗。ＦＰＧＡ關(guān)鍵詞．可，互，，網(wǎng)：編程邏輯資源連非線性擬合表ＩＡｂｓｔｒａｃｔＡｂｓｔｒａｃｔＦｉｅｌｄｒｏｇｒａｍｍａｂｌｅａｔｅ（ＦＰＧＡ）ｈｂｅｉｄｌｉｔｈｅＩＣｉｓｔｒｉｉｔｄｖａｎｔａａｒｒａａｓｅｎｗｅｓｅｄｎｎｄｕｓｎｃｅｓａｅｐｙｕ