基于fpga的gzip解壓縮算法的設計和實現(xiàn)

《基于fpga的gzip解壓縮算法的設計和實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關內容在學術論文-天天文庫。

1、巧聲拓觀麟圓碩±學位論文胃國觀１基于ＦＰＧＡ的ＧＺＩＰ解壓縮算法的設計和實現(xiàn)作者姓名膝大新ｌｓｌ學校導臟名、職祿包軍抹副教授企業(yè)導ＪＨＰ姓名、職賴姚濤贏工ｍ申請學位類別工程碩壬西安電子科技大學學位論文獨創(chuàng)性（或創(chuàng)新性）聲明秉承學校嚴謹?shù)膶W風和優(yōu)良的科學道德，本人聲明所呈交的論文是我個人在導師指導下進行的研究工作及取得的研究成果。思我所知，除了義中特別加Ｗ標注和致謝；也不包含中所羅列的內容外，論文中不包含其他人己經(jīng)發(fā)表或撰寫過的研究成果一為獲得西安電子科技大學或其它教育機構的學位或證書而使用過的村

2、料。與我同工作的同事對本研究所做的任何貢獻均已在論文中作了明確的說明并表示了謝意。一。學位論文若有不實么處ｉ本人承擔切法律責巧＂日畑：＾化Ａ心本人簽名：新嗎西安電子科技大學關于論文使用授權的說明本人完全了解兩安化子科技大學有關保酌和使用學位論文的規(guī)定，日Ｐ：硏究化巧－。＿學校巧枚保巧送交論文校攻讀學位期間論義｜作的知識產權搖ｈ沖安化子科技大學內容，允許采用影、的捏印件，允許巧闊巧閱論文；學校可Ｗ公布論文的全部成部分印、縮印或巧它狂制手段保存論義。巧時本人保證，巧合學位論文研究成巧克成的論。文、發(fā)明專利等成果，

3、署名單位為西巧電子科技大。學保密的學位論文在年解密后適用本技權書份本人簽名：部媒：＿ｊ導師簽名知１＝１朋：日用化■矣，城學校代碼10701學號1311122852分類號TN4密級公開西安電子科技大學碩士學位論文基于FPGA的GZIP解壓縮算法的設計和實現(xiàn)作者姓名：陳大莉領域：軟件工程學位類別：工程碩士學校導師姓名、職稱：包軍林副教授企業(yè)導師姓名、職稱：姚濤高工學院：微電子學院提交日期：2016年3月ADesignandImplementationofGZIPDecompressionAlgorithmBasedontheFPGAAth

4、esissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByChenDaliSupervisor:BaoJunlinAssociateProfessorYaoTaoSeniorEngineerMarch2016摘要摘要近幾年來，隨著科技的發(fā)展，計算機網(wǎng)絡成為人們日常生活不可或缺的一部分。面對著海量的數(shù)據(jù)需要交互，傳輸和存儲數(shù)據(jù)的要求就變的非常迫切。壓縮后的數(shù)據(jù)會占用比原來數(shù)據(jù)小很多的存儲空間，在傳輸?shù)?/p>

5、過程中也會占用較少的帶寬并降低服務器的傳輸流量，從而進行快速的傳輸。因此將數(shù)據(jù)壓縮后進行傳輸或存儲，在用到數(shù)據(jù)時再對其進行解壓縮就變得非常的有必要。傳統(tǒng)意義上大多都是采用軟件對數(shù)據(jù)進行壓縮和解壓縮操作的，但軟件在對大數(shù)據(jù)進行壓縮和解壓縮操作時會占用較大的CPU資源。若采用硬件實現(xiàn)可降低CPU因處理壓縮/解壓縮時的資源占用率。而且現(xiàn)在FPGA芯片的快速發(fā)展使得其容量和在處理數(shù)據(jù)的速度上都有很大的提升，因此采用基于硬件的解壓縮方法必然能提高解壓縮速率，降低在瀏覽網(wǎng)頁時的等待時間。針對于軟件壓縮和解壓縮占用大量的CPU資源并且軟件對于處理大數(shù)據(jù)的能力較差的問題，在對

6、比分析國內外對于各種壓縮算法研究的基礎上，分析各種壓縮方法的優(yōu)劣，最終選定通用的實時無損壓縮算法GZIP算法來實現(xiàn)服務器到客戶端的數(shù)據(jù)處理。本文提出了一種基于FPGA實現(xiàn)的GZIP解壓縮算法。所設計模塊在實現(xiàn)數(shù)據(jù)重構的條件下，盡量的提高解壓縮速率。GZIP壓縮使用的是Deflate算法，解壓縮使用Inflate算法。采用Verilog語言完成了GZIP解壓縮硬件的設計。設計利用FPGA的并行處理數(shù)據(jù)的優(yōu)勢，加快解壓縮的速率。通過增加FIFO模塊來實現(xiàn)數(shù)據(jù)的流水線處理，并增加多個存儲模塊，來緩存大量的數(shù)據(jù)，并且在建立動態(tài)Huffman樹的過程中利用多個RAM，充

7、分利用FPGA的優(yōu)勢提高設計的并行性，加快動態(tài)樹的建立，降低處理數(shù)據(jù)的等待時間。本文用Questasim進行功能仿真，測試文檔選取大小不同且壓縮方式不同的文件進行測試，仿真的結果用MD5工具對生成的報文摘要進行校驗，得到的解壓縮文件和未壓縮之前的文件的報文摘要完全一致，證明了設計的可行性。在FPGA上進行驗證，采用DMA軟核實現(xiàn)數(shù)據(jù)在計算機和FPGA間的搬運工作，采用標準測試文件進行測試，解壓縮單通道吞吐率可達600Mbps，并用MD5校驗工具對生成的文件提取報文摘要，和未壓縮前的文件的報文摘要進行比對完全一致，證明了硬件設計的正確性。驗證結果表明所設計的GZ

8、IP解壓縮模塊可以實現(xiàn)對軟硬件壓縮的文