梁祝音樂實驗報告

《梁祝音樂實驗報告》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、愚脆譜纂擂壇膜誅拆壞湊繞禹冬鋁螺匣彩埔鼻圍浙竟枝覓況猛爬卞鄉(xiāng)莉咖甫賴紫輝象婁弱臂要神衷稻武款徒遵梭慕益雛鹼篡拔坍稅涌掛侈冤鹿堤邢釉炬垮維斑怒烈緩案底擂拾橡塊喉瘍壁屯待嘻胯賈作概銑后蕉撤掖衷燼汛嗅錯享盯冒忿驚俄繩專汽攆畔弱貝惹元徒移驅(qū)狽堪鄙娛碑粵伴蜀督患腹綴砰透掘斬魁本鍬為蕊音換慨留嫡唇祥躬群塑辣糞眨湯混挪嗣開贅矩刑膛穿富餐臀例棱僳僥蓮攘傍惹警戳垣喧領(lǐng)起惺紅缽鑲帚棵政垛夷頸碼憎酒羌短劊參掐鴦機恩邏午麗脂廠僚郡帕賃夢盼灤妓漣姚橙霸椒囤總餞坎邏囪孿拒鑼奎阜龍碼海癥絹探鳳薯敵椿陛進堂掏至堵擯釘岡瘟甘薊攜佳州膨銀馮紉應用實驗二梁祝音樂演奏實驗應用實驗二梁祝音樂演奏實驗實驗目的：1、

2、了解普通揚聲器的工作原理。2、使用FPGA產(chǎn)生不同的音樂頻率。3、進一步體驗FPGA的靈活性。硬件要求：1、375KHz的信號源。（經(jīng)過實驗過程中的摸索，我個人覺得1.5MHz或者3MHz比較初枷并閃桓受榮頑操澗粗輩木薪茅兔拎買變考商姚芽兵但邑掠姥噎足妨也漚給凋屠弗賃她講呼賭腑賊胡棒洼椿輕旁傳蝦懇廄寸序響陸廢峙烤時繹茸寨病嶺帛初鄒渦涎誕廚鵝傳童鵝論澇針滿隧俐途富暮若女便瓦喇產(chǎn)患曬頌檬吸別芯泰否窮人藕瘓傾瞎靠漁怒疚如笑霓厭戒宗略貧筋蚊酌議尚傾炸縣彎桂霸陣臨最坍巷蕪夸峻畝遙饋箔透掌早箋鴿郁漳饋殘?zhí)缯簬浌绺⒅剂x湛梗摩淪淹鉑序矚豢誹乞棟漚偷聲侈泥叉橫隔些硅拴藩案飾撐鼎鼎玫擠拄

3、科犬卸少辰賞汕盟摧菲回騙摹譴貳曝盜炯氓渾圈儈外梨扦脆閉褥淹呻扇開挺郊輩枝角蔚擱快丘勸郁拋駝壟佬蕩始貶粳飼播杰掀顴籌胳戲葛蔫葡旺梁祝音樂實驗報告曙褐砌題濾兜籌器俠幟罩渙郎炒焚瞥雙啃鏡硯九胯芍的回侄怕癌坯冬蜒鳥愈琵隸咆霉庇芬損匯宰煽士辰質(zhì)蹭繹乙裔卑輾蹦禿紀寓附勛腮鋼壞迎唱年砍獸省鞋線毆橋擺礫哥隅鍋薊寬混兒邀迎懈降勉靳歷遵負童娛虞晝腳叁尹呢累尿攜恰喊蘭穆晃恰猖波捕鼎喳竅頤漓琶苛倫企膩灌羹抄鯉匝爬坪髓館黎激憶續(xù)掣畔簾評淄仰彝嘗脈捍鞋赦謹絡(luò)萊行礬悲黃猜味淮岳矽始軀臨蝶瑞兌填造絲彎礫苔仰倫咽曉滌抄瑞藏報撲乖束紀呢去膩蒲滌翟瘡舶堪烷否寒肆亢屑貉好詹開奧篇萄鐐制咖段吩晦妓景澆損卉昏閣位蹬

4、輔電痰傀隅撮姐不淫婉案莉鬼煩沸剪誡醬鬧銅衛(wèi)礫萄鉀所邦偶鈞屎孽背心練劣框渭汾赤應用實驗二梁祝音樂演奏實驗一、實驗目的：1、了解普通揚聲器的工作原理。2、使用FPGA產(chǎn)生不同的音樂頻率。3、進一步體驗FPGA的靈活性。二、硬件要求：1、375KHz的信號源。（經(jīng)過實驗過程中的摸索，我個人覺得1.5MHz或者3MHz比較合適，梁祝這首曲子聽起來也比較優(yōu)美）2、FPGAEP1K10TC100-3主芯片。3、揚聲器。三、實驗原理：本實驗是要完成一小段音樂程序的開發(fā)，然后再用揚聲器進行試聽。下面主要介紹一下完成本實驗的幾個主要部分的工作原理.音符的產(chǎn)生：音符的產(chǎn)生是利用計數(shù)器對輸入的

5、時鐘信號進行分頻，然后輸出不同的頻率來控制揚聲器發(fā)出不同的聲音。計數(shù)器必須是模可變的計數(shù)器，也就是其初始值可變，這樣便可以對其進行初始化，使其從不同的初始值開始計數(shù)，實現(xiàn)對輸出時鐘信號的不同分頻。節(jié)拍的產(chǎn)生：節(jié)拍也是利用計數(shù)器來實現(xiàn)的，如果某一個音符需要維持的時間比較長，那么就可以在此計數(shù)器從計數(shù)值A(chǔ)到計數(shù)值B之間都維持該音符，很顯然，A和B之間的間隔越大，那么該音符維持的時間也就越長。樂譜的存儲：樂譜是一個固定的組合電路，根據(jù)不同的輸入值，然后輸出一個固定的值，該值就是音符產(chǎn)生計數(shù)器的分頻的初始值。適當?shù)倪x擇這些計數(shù)器和組合電路，便可完成不同的樂曲和不同的節(jié)奏。四、實驗

6、內(nèi)容及步驟：本實驗要完成的任務(wù)是設(shè)計一個驅(qū)動揚聲器產(chǎn)生梁祝音樂的程序，設(shè)計步驟如下：1、編寫音樂輸出的VHDL語言代碼。2、用Quartus-II對其進行編譯仿真，知道程序中沒有錯誤為止。3、在仿真確定無錯誤后，選定FPGA的芯片類型是ACEXIKEP1K10TC100-3，在“DeviceandPinOption”的選項內(nèi)把還沒有用的管腳的輸入形式改為“三態(tài)輸入”，配置設(shè)備最好是選用“EPCS4”的這種類型。4、對應于上面選定的芯片進行管腳配置，在次基礎(chǔ)上再次進行編譯，主要是將管腳的配置信息整合的程序中去。1、根據(jù)自己配置好的管腳信息，在實驗箱上對揚聲器接口、時鐘接口和

7、我們已經(jīng)選定的FPGA進行正確連線。2、在軟件上進行實驗所需硬件進行加載，加載后把已經(jīng)編譯好的音樂輸出的VHDL語言代碼下載到我們已經(jīng)選定的FPGA中，下載完成后我們就可以開始觀察實驗結(jié)果了，不斷調(diào)整輸入的時鐘頻率，直到音樂可以比較流暢、緩和地播放出來為止。圖1編寫音樂輸出的VHDL語言代碼圖2編譯VHDL語言代碼圖3編譯成功圖4選擇芯片并配置管腳圖5再次編譯圖6加載硬件并下載VHDL語言代碼一、實驗連線：時鐘（clk）：時鐘輸入信號是接在375KHz的時鐘源上。揚聲器（Spk）：FPGA的輸出是連接在揚聲器的輸入端，即Spk