quartusii使用入門(mén)

《quartusii使用入門(mén)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、第4章QuartusII使用入門(mén)4.1QuartusII簡(jiǎn)介QuartusII是Altera公司的綜合性PLD開(kāi)發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。QuartusII可以在PC、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)

2、的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。QuartusII通過(guò)和DSPBuilder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。4.1.1QuartusII的設(shè)計(jì)流程與MaxplusII相比，QuartusII不僅僅是支持器件類(lèi)型的豐富和圖形界面的改變。Altera在QuartusII中包含了許多諸如SignalTapII、ChipEditor和RTLVi

3、ewer的設(shè)計(jì)輔助工具，集成了SOPC和HardCopy設(shè)計(jì)流程，并且繼承了MaxplusII友好的圖形界面及簡(jiǎn)便的使用方法。4.1.2QuartusII的設(shè)計(jì)特點(diǎn)漸進(jìn)式編譯縮短了設(shè)計(jì)周期；SOPCBuilder系統(tǒng)級(jí)設(shè)計(jì)；MegaWizard插件管理器，迅速方便地集成多種知識(shí)產(chǎn)權(quán)（IP）內(nèi)核；功耗分析工具，滿足嚴(yán)格的功率要求；存儲(chǔ)器編譯器功能，輕松使用嵌入式存儲(chǔ)器。1編譯增強(qiáng)特性提高設(shè)計(jì)效率2更快集成IP3在設(shè)計(jì)周期的早期就對(duì)I/O引腳進(jìn)行分配和確認(rèn)4功率分析和優(yōu)化5存儲(chǔ)器編譯器6支持CPLD、FPGA和基于HardCopy的ASIC7使用全新的命令行和腳本功能自動(dòng)化設(shè)計(jì)流程4.1.

4、3QuartusII的圖形用戶界面Projectnavigator窗口編輯輸入窗口Status窗口Message窗口TclConsole窗口4.2QuartusII使用方法4.2.1設(shè)計(jì)輸入常用的設(shè)計(jì)輸入方式：原理圖輸入文本輸入第三方EDA工具輸入原理圖輸入方式BlockDesignFile(.bdf文件)優(yōu)點(diǎn)：幾乎所有的EDA工具都會(huì)提供原理圖輸入方式，簡(jiǎn)單易用且非常直觀；缺點(diǎn)：模塊庫(kù)不兼容導(dǎo)致可移植性不好。QuartusII的原理圖輸入方式實(shí)現(xiàn)了從原理圖模塊到HDL描述語(yǔ)言的雙向自動(dòng)轉(zhuǎn)換功能，即可以實(shí)現(xiàn)原理圖和HDL的混合輸入，這在進(jìn)行大型設(shè)計(jì)時(shí)是相當(dāng)有意義的。文本輸入方式VHDL

5、(.vhd文件),Verilog-HDL(.v文件),AHDL(.tdf文件)優(yōu)點(diǎn)：利于模塊的劃分復(fù)用，可移植性好，通用性好，設(shè)計(jì)不因芯片的工藝和結(jié)果的不同而變化，更利于向ASIC移植。波形輸入方式使用波形輸入法時(shí)，只要繪制出激勵(lì)波形和輸出波形，EDA軟件就能自動(dòng)地根據(jù)響應(yīng)關(guān)系進(jìn)行設(shè)計(jì)。狀態(tài)機(jī)輸入方式(.smf文件)使用狀態(tài)機(jī)輸入法時(shí)，設(shè)計(jì)者只需要畫(huà)出狀態(tài)轉(zhuǎn)移圖，EDA軟件就能生成相應(yīng)的HDL代碼或者原理圖。第三方EDA工具輸入EDIFNetlist(.edf文件)：網(wǎng)表文件輸入VQMNetlist(.vqm文件)：網(wǎng)表文件輸入網(wǎng)表記錄的是設(shè)計(jì)的組成以及連接方式，由第三方綜合工具產(chǎn)生或

6、者IP供應(yīng)商提供?？梢岳斫鉃槭且呀?jīng)綜合完成的設(shè)計(jì)，QuartusII會(huì)根據(jù)網(wǎng)表的描述進(jìn)行布局布線將設(shè)計(jì)具體部署到確定Altera器件中。默認(rèn)情況下不會(huì)重新編譯。1.創(chuàng)建新工程工程：就是當(dāng)前設(shè)計(jì)的描述、設(shè)置、數(shù)據(jù)以及輸出的集合，QuartusII會(huì)將這些存儲(chǔ)在不同類(lèi)型的文件中并置于同一文件夾下。在開(kāi)始設(shè)計(jì)之前，必須創(chuàng)建工程。（1）首先新建一個(gè)文件夾用于保存即將創(chuàng)建的工程（不要保存在桌面上）。（2）打開(kāi)QuartusII軟件，在主界面中執(zhí)行File→NewProjectWizard…命令，按照向?qū)У奶崾?，完成設(shè)置工程文件夾、工程名稱(chēng)以及頂層實(shí)體名稱(chēng)。創(chuàng)建工程的步驟注意：頂層實(shí)體名稱(chēng)必須與設(shè)

7、計(jì)頂層文件的文件名一致，與VHDL設(shè)計(jì)中的頂層實(shí)體名一致。實(shí)體名稱(chēng)不能為中文、不能使用VHDL的關(guān)鍵字或者與QuartusII設(shè)計(jì)庫(kù)中的模塊名稱(chēng)相同。推薦：一般情況下，推薦工程文件夾、工程名稱(chēng)以及頂層實(shí)體名使用相同的名稱(chēng)。（3）選擇目標(biāo)芯片（4）進(jìn)行EDA工具設(shè)置。（此步驟可直接跳過(guò)）（5）新建工程完畢。2.程序編輯（1）執(zhí)行File→New…菜單命令打開(kāi)新建對(duì)話框，新建一個(gè)VHDLFile，保存。（2）在新建的VHDL文檔中進(jìn)行設(shè)計(jì)輸入。（3