晶片變異性分析晶片變異性分析

《晶片變異性分析晶片變異性分析》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、晶片變異性晶片變異性分析晶片變異性分析分析（分析（（（On-ChipVariationAnalysis）））南港IC設(shè)計育成中心（NankangICDesignIncubationCenter）E-mail：stc_nk@itri.org.tw1.前言隨著製程的不斷演進(jìn)，深次微米製程（Deep-SubmicronProcesses）的導(dǎo)線隨之變細(xì)，造成導(dǎo)線的延遲比重增加，所以時序的問題已越顯重要，由於製程變異性（On-ChipVariation，OCV）造成的晶片的時序分析不再如此的準(zhǔn)確，基於這種考量，如何能夠在晶片設(shè)計流程當(dāng)中就即時的考慮OCV所造成的製程偏差將成為先進(jìn)製程中的重要議題，

2、本文將詳述OCV現(xiàn)象，以及如何利用時序分析工具考慮製程變異的時序偏差，得到準(zhǔn)確的時序分析結(jié)果。2.On-ChipVariation簡介一般On-ChipVariation是由於晶片在生產(chǎn)的期間所造成的製程偏差，隨著VLSI製程的進(jìn)步，將會造成此製造偏差越來越明顯，而將會導(dǎo)致在相同的製造環(huán)境下，產(chǎn)生出來的晶片卻存在著不同的誤差，所以在先進(jìn)製程中（通常指的是90奈米以下的製程），設(shè)計者必須要將此誤差一起考慮在設(shè)計流程裡，一般我們稱為此誤差為晶片變異量（On-ChipVariation），且隨著製程的演進(jìn)，此變異量的波動將會越來越顯著，以下將說明幾種製程偏差所造成的影響。晶片在生產(chǎn)過程中，需要經(jīng)

3、過化學(xué)機(jī)械圖1ChemicalMechanicalPlanarization拋光（ChemicalMechanicalPlanarization，由於晶片的密度不同，以及研磨的速度CMP），CMP主要是在晶片完成後，將晶片快慢，將會導(dǎo)致金屬與絕緣層厚度上突出的沈積層加以去除，如圖1為有無（Thickness）產(chǎn)生變動，如圖2所示，進(jìn)平坦化的差異。一步的將會影響到電阻值與電容值的不同，而改善的方法可以利用填充Dummy1Metal的方式使得晶片密度可以均勻一點。圖2ThicknessVariationSource:Ref.5另外，由於光學(xué)微影技術(shù)（OpticalLithography）所能製

4、作的最小線寬與光波長圖4金屬導(dǎo)線變異性Source:Ref.1成正比，所以如果要得到更小的線寬，則必除了製程上的影響外，晶片的工作溫度須採用波長更短的光源來完成微影技術(shù)；當(dāng)也會對效率造成影響，因為晶片在運作時會光罩（Mask）中線寬尺寸逼近曝光時所用之產(chǎn)生熱，如果散熱做的不好的話，將會造成光波波長時，光線透過光罩後產(chǎn)生的繞射現(xiàn)晶體與導(dǎo)線的效率變差，進(jìn)而影響到晶片的象將會更嚴(yán)重，因此當(dāng)製程技術(shù)進(jìn)步至奈米運作情形。階段甚至更先進(jìn)的製程，即線寬極小時，繞在先進(jìn)製程（Deep-Submicron射現(xiàn)象將隨著線寬變小而愈為嚴(yán)重，而繞射Processes）中，導(dǎo)線所造成的Delay將會主光疊加的結(jié)果會

5、導(dǎo)致實際呈像與光罩上所設(shè)宰著整體晶片的效能，由於導(dǎo)線的寬度與長計的圖像間有很大的不同，如圖3所示，即度將會直接的影響RCExtraction的結(jié)果，產(chǎn)生嚴(yán)重的失真，而這個失真也會造成時序如果相同的導(dǎo)線在不同的晶片區(qū)域皆有不分析上的不同。同的參數(shù)的話，則時序分析的準(zhǔn)確度將會下降，所以設(shè)計者必須要考慮OCV效應(yīng)，就可以較準(zhǔn)確的Modeling內(nèi)部連接導(dǎo)線的變化。由於上述之製程變異性的影響，假設(shè)有ㄧ整串Buffer都放在晶片的同一排Row上，而且每一個Buffer的架構(gòu)都相同，但圖3LithographyProcessSource:Ref.5是彼此卻有不同的特性（通常指的是隨著製程的演進(jìn)，晶片面

6、積不斷縮小，Delay），如圖5所示每個Buffer的A，而且晶片上的導(dǎo)線寬度不斷的變細(xì)，使得導(dǎo)線這樣的特性將不利於整個分析流程。上的寄生效應(yīng)不斷的增加，由於製程的變動，會導(dǎo)致此寄生效應(yīng)相對的變異，如圖4所示，可以發(fā)現(xiàn)導(dǎo)線越細(xì)，則寄生電阻值將會與理論值差距越大，所以此變化量將日漸顯著，由於此效應(yīng)的變動將會造成時序的不圖5DelayVariationSource:Ref.7穩(wěn)定，假設(shè)我們不能有效的掌握這個寄生效由於在晶片上會發(fā)生OCV的現(xiàn)象，將應(yīng)的變化量，將會影響到Gate的啟閉時會導(dǎo)致時序分析變的不那麼可靠，如果間，造成電路的功能故障或時序紊亂。OCV的情形嚴(yán)重的話，通常在90nm以下2的

7、製程，我們必須要謹(jǐn)慎的考慮此效應(yīng)帶來為了能夠準(zhǔn)確掌握OCV的變化，每一的影響，以下將舉幾個例子來說明OCV可條TimingArc都必須要有最大跟最小的能會帶來的影響：Delay值，而這些不同的Delay必須要根據(jù)
SetupProblem不同的製程而有所變動，所以我們可以利用當(dāng)我們在計算FlipFlops的ArrivalPrimeTime來做OCV分析，而PrimeTimeTime時（A點），如圖6所示，一般只有提供Ad