動態(tài)局部可重構(gòu)

《動態(tài)局部可重構(gòu)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、DynamicPartialReconfiguration局部動態(tài)可重構(gòu)YongfuFeng主要內(nèi)容動態(tài)可重構(gòu)系統(tǒng)的提出FPGA基本理論FPGA動態(tài)可重構(gòu)基礎(chǔ)理論可重構(gòu)系統(tǒng)最早的可重構(gòu)計算機(jī)出現(xiàn)在20世紀(jì)60年代早期，是由UCLA大學(xué)(UniversityofCaliforniaatLosAngeles)的GeraldEstrin提出并設(shè)計實(shí)現(xiàn)的固定+可變結(jié)構(gòu)計算機(jī)(FixedPlusVariable/F+VStructureComputer).核心是一個不可更改的可編程處理器和一個可更改的數(shù)字邏輯組件。F+V體系結(jié)構(gòu)及其軟件系統(tǒng)成為現(xiàn)代可重構(gòu)系統(tǒng)原型．限于當(dāng)時的技術(shù)

2、條件，Estrin只實(shí)現(xiàn)了一個粗糙的原型系統(tǒng)，但這種結(jié)構(gòu)奠定了以后可重構(gòu)系統(tǒng)的核心基礎(chǔ).動態(tài)可重構(gòu)系統(tǒng)的提出隨著數(shù)字邏輯系統(tǒng)功能復(fù)雜化的需求，單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展，一直以來，芯片規(guī)模都是通過對現(xiàn)有的FPGA作累加來擴(kuò)大，這種方法主要面臨如下瓶頸:芯片內(nèi)部布線有很大困難,隨著FPGA門電路總數(shù)N增加,內(nèi)部的布線連接幾乎與N成平方增長;隨著容量的快速增加，布線復(fù)雜度增加，F(xiàn)PGA的損壞率也隨之增加;隨著系統(tǒng)規(guī)模的擴(kuò)大，單片資源的利用率反而下降。動態(tài)可重構(gòu)系統(tǒng)的提出從時間軸上來看，系統(tǒng)規(guī)模是基于各種邏輯功能模塊的組合，各個功能模塊并不是時時刻刻都在工

3、作的，而是根據(jù)系統(tǒng)外部的整體要求，輪流、循環(huán)地被激活來工作。因此，系統(tǒng)設(shè)計從傳統(tǒng)的追求大規(guī)模、高密度的方向，轉(zhuǎn)向了如何提高資源利用率，用有限的資源去實(shí)現(xiàn)更大規(guī)模的邏輯設(shè)計的方向上來。FPGA動態(tài)可重構(gòu)技術(shù)則是通過資源的時分復(fù)用,對功能進(jìn)行動態(tài)配置,來滿足大規(guī)模應(yīng)用需要。這樣,大大提高了FPGA的資源利用率,同時降低器件的損壞率,這是FPGA器件的一個新發(fā)展方向。典型的FPGA動態(tài)可重構(gòu)原理示意圖。10010110212345102重構(gòu)配置器正在進(jìn)行的任務(wù)正在配置的任務(wù)掛起或執(zhí)行完的任務(wù)FPGA固定邏輯資源1邏輯資源A邏輯資源B固定邏輯資源2邏輯資源B邏輯資源C一般系統(tǒng)布

4、局固定邏輯資源3邏輯資源A邏輯資源C功能模塊1功能模塊2功能模塊3功能執(zhí)行順序動態(tài)局部重構(gòu)系統(tǒng)布局固定邏輯資源1邏輯資源A邏輯資源B邏輯資源C固定邏輯資源2固定邏輯資源1邏輯資源A邏輯資源B固定邏輯資源2邏輯資源B邏輯資源C固定邏輯資源3邏輯資源A邏輯資源C功能模塊1功能模塊2功能模塊3不可重構(gòu)域可重構(gòu)域總線宏局部動態(tài)重構(gòu)系統(tǒng)布局執(zhí)行順序固定邏輯資源3配置數(shù)據(jù)流重構(gòu)粒度概念重構(gòu)粒度：指系統(tǒng)中可重構(gòu)基核單元操作數(shù)的位寬。可重構(gòu)系統(tǒng)大致可以分為兩類：粗粒度：基核單元為乘法器、算術(shù)邏輯單元ALU等完整功能單元。對于乘法器、算術(shù)邏輯單元這些基本的功能單元來說，它們都工作在總線級

5、，因此粗粒度的可重構(gòu)系統(tǒng)進(jìn)行字(Word，由多個位構(gòu)成)級的操作?？偩€級的操作方式非常高效，適合計算密集型的應(yīng)用。細(xì)粒度：基核單元為邏輯門、觸發(fā)器、查找表等。對于邏輯門、觸發(fā)器這些基本的邏輯單元來說，它們都工作在bit級，因此細(xì)粒度的重構(gòu)操作都是屬于bit級的操作，相當(dāng)具有靈活性，能夠更好的控制重構(gòu)過程，但配置數(shù)據(jù)多，配置時間長。FPGA動態(tài)可重構(gòu)技術(shù)及設(shè)計思想FPGA動態(tài)可重構(gòu)技術(shù)：指基于靜態(tài)存儲器(SRAM)編程和專門結(jié)構(gòu)的FPGA，在一定的控制邏輯的驅(qū)動下，不僅能實(shí)現(xiàn)系統(tǒng)重新配置電路功能，同時還能對芯片邏輯功能實(shí)現(xiàn)高速動態(tài)變換。設(shè)計思想：按功能或時序?qū)⒄w分解為不

6、同的組合，并根據(jù)實(shí)際需要，可在系統(tǒng)運(yùn)行中對電路功能進(jìn)行動態(tài)配置,分時對芯片進(jìn)行動態(tài)重構(gòu)，器件外部特征不變，而內(nèi)部邏輯時間上交替變換，以小規(guī)模硬件邏輯資源來實(shí)現(xiàn)大規(guī)模系統(tǒng)時序功能，共同在時間空間上構(gòu)成系統(tǒng)整體邏輯功能。FPGA動態(tài)重構(gòu)結(jié)構(gòu)上必須滿足以下要求：不僅具有可重新編程能力，同時可動態(tài)進(jìn)行系統(tǒng)資源地重新配置，而不會破壞器件中全局或局部邏輯操作能力。FPGA內(nèi)部配置信息對稱，即在任何時刻、任何通用的基本邏輯功能可以配置于器件地任何一個位置，運(yùn)用模型組合去實(shí)現(xiàn)設(shè)計中的復(fù)雜功能?；赟RAM結(jié)構(gòu)，由于SRAM的各單元能夠單獨(dú)訪問配置，即部分重構(gòu)。它們的功能互不影響，因而具

7、有部分重構(gòu)的特征。動態(tài)可重構(gòu)系統(tǒng)配置可重構(gòu)邏輯執(zhí)行對于時序變化的數(shù)字邏輯系統(tǒng)，其時序邏輯的發(fā)生不是通過調(diào)用芯片內(nèi)不同區(qū)域、不同邏輯資源組合而成的，而是通過對具有專門緩存邏輯資源的FPGA進(jìn)行局部或全局的芯片邏輯的動態(tài)重構(gòu)而快速實(shí)現(xiàn)的。動態(tài)系統(tǒng)結(jié)構(gòu)的FPGA具有緩存邏輯(CacheLogic)，在外部邏輯的控制下，通過緩存邏輯對芯片邏輯進(jìn)行全局或局部的快速修改，通過有控制重新布局布線的資源配置來加速實(shí)現(xiàn)系統(tǒng)的動態(tài)重構(gòu)。按面積動態(tài)重構(gòu)分類就動態(tài)重構(gòu)實(shí)現(xiàn)面積的不同，又可以分為全局重構(gòu)和局部重構(gòu)。全局重構(gòu)：對FPGA器件或系統(tǒng)能且只能進(jìn)行全部的重