資源描述：
《基于FPGA的疲勞駕駛檢測系統(tǒng)設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、大連理工大學(xué)碩士學(xué)位論文摘要世界衛(wèi)生組織2007年的《世界預(yù)防道路交通傷害報(bào)告》指出，因疲勞駕駛而導(dǎo)致事故發(fā)生的概率高居第三位，所以研究疲勞駕駛檢測系統(tǒng)有重要的現(xiàn)實(shí)意義。傳統(tǒng)的疲勞駕駛檢測系統(tǒng)檢測方法復(fù)雜、難以滿足實(shí)時性要求，為此設(shè)計(jì)一款高實(shí)時性的疲勞檢測系統(tǒng)勢在必行。本文設(shè)計(jì)了一款基于FPGA的疲勞駕駛檢測系統(tǒng)。該系統(tǒng)基于紅外光源原理，通過圖像傳感器采集眼部的動態(tài)圖像，利用差分、灰度投影和復(fù)雜度運(yùn)算等實(shí)時圖像處理技術(shù)來檢測、分析眼睛的狀態(tài)，計(jì)算出眨眼頻率來判斷駕駛員是否疲勞并進(jìn)行實(shí)時報(bào)警。主要工作包括：在ProtelDXP2004下
2、設(shè)計(jì)了系統(tǒng)的硬件電路：圖像采集電路、負(fù)責(zé)系統(tǒng)控制的主控板以及輔助電路。在QllamlsII環(huán)境下，采用模塊化設(shè)計(jì)思想，借助Verilog語言及調(diào)用FPGA內(nèi)部IP核完成了系統(tǒng)邏輯設(shè)計(jì)，包括：12C配置模塊、有效數(shù)據(jù)提取模塊、灰度分量提取模塊、幀緩存模塊、圖像算法處理模塊、報(bào)警模塊及顯示模塊，并借助Modelsim以及Si印al切pII工具分別完成了功能仿真和內(nèi)部信號的在線仿--一真。本系統(tǒng)集圖像采集、存儲、算法處理、報(bào)警于一體。利用FPGA并行處理數(shù)據(jù)的特點(diǎn)使系統(tǒng)檢測速度達(dá)到了視頻源25幀／秒的速度，滿足了實(shí)時性要求。該系統(tǒng)檢測準(zhǔn)確率
3、較高、體積小、功耗小、成本低，市場前景廣闊。關(guān)鍵詞：疲勞駕駛；FPGA；紅外光源；眨眼頻率大連理工大學(xué)碩士學(xué)位論文DesignofFatigueDriVingDetectingSystemBasedonFPGAAbstractFatiguedriVingrankstlletllirdiIltllehazardfactorsinnuencingtheaccidentocc眥encelistedinthe2007”WorldPreVentionRoadtramcAccidentr印ortin∥舶mt11eWH0，s0，ithaSgreat
4、practicalsi鰣ficaIlcetostudythefatigue“VingdetectingsyStem．111etradition2Llsystemcan’tmeetthedemalldof蒯一timebecauSeoft王1ecomplexalgodtllIn，so，itisimperativetodesi印asystemwithhi曲real-time．T11ep印erpresentsafatigue嘶VingdetectingsystembaLsedonFPGA．nlesystemin仃oducesin矗aredso
5、urceprinciple，capturesocularregion’sdynamicimagethroughimagesensor，ex鋤inesand鋤lyzeseye’sconditionbymeansofreal一timeimageryprocessingteclulology、Ⅳhichincludesimagedif．ference，鏟ayprojectiona11dcomplexi夠operation，calculatesblinksthef．requencytodecidewhetherthedriVeriswea巧o
6、rnot鋤dcarryontllereal—timew鋤ing．Themainworkincludes：firStly，wedesignthesystem’shardwarecircuitu11derProtelDXP2004計(jì)lichincludingimagegath耐ngc沁uit，mastercon們lboardⅥ粗chisreSponsibleforthesystemcontrolaIldauXilia巧circuit．Secondly，weadoptthemodulationdesignconceptandcomplete
7、thesystemlogicdesignbyusingVeriloglanguageandintemalIPcores．Thelogicdesignincludes：12Ccon丘gurationmodule，validda：taextractionmodule，伊aycomponentextractionmodule，f．瑚lebu仃ermodule，imagealgoritllIllprocessingmodule，w刪ngmoduleaIlddisplaymodule．Atlast，wecompletethefhnctionsi
8、mulationandthememalsi印aloIllinesiIIlulationsep鋤telybymeaIlsofModelsimalldSigna】t印II．Thesystemisintegratedwitll
