《硅的異質(zhì)外延》PPT課件

《硅的異質(zhì)外延》PPT課件

ID:36827743

大小:371.60 KB

頁數(shù):33頁

時(shí)間:2019-05-10

《硅的異質(zhì)外延》PPT課件_第1頁
《硅的異質(zhì)外延》PPT課件_第2頁
《硅的異質(zhì)外延》PPT課件_第3頁
《硅的異質(zhì)外延》PPT課件_第4頁
《硅的異質(zhì)外延》PPT課件_第5頁
資源描述:

《《硅的異質(zhì)外延》PPT課件》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、5-5硅的異質(zhì)外延Heteroepitaxy在藍(lán)寶石(α-AI2O3)、尖晶石(MgO.AI2O3)襯底上外延生長硅SOS:SilicononSapphireSilicononSpinel在絕緣襯底上進(jìn)行硅的SOI異質(zhì)外延。SOI:SilicononInsulatorSemiconductorOninsulator其他硅基材料GeSi/Si近年來,以筆記本電腦、蜂窩電話、微型通信設(shè)備等為代表的便攜式系統(tǒng)發(fā)展迅猛。它們一般都由高度集成的電子器件組成,且多使用干電池或太陽能電池作為電源。因此.對(duì)于制造電子器件的材料和性能的要求也越來

2、越高,不僅要能夠?qū)崿F(xiàn)高度集成,而且要滿足高速、低壓、低功耗的要求。體硅CMOS技術(shù)在這些方面都明顯不能滿足要求。SOI技術(shù)的誕生背景SOI材料可實(shí)現(xiàn)完全的介質(zhì)隔離.與有P—N結(jié)隔離的體硅相比,具有高速率、低功耗、集成度高、耐高溫等特點(diǎn)SOI材料的應(yīng)用領(lǐng)域便攜式系統(tǒng)高溫系統(tǒng)能克服常規(guī)的體硅電路高溫下出現(xiàn)的功耗劇增,漏電,電磁干擾增加,可靠性下降。并可以講話系統(tǒng)設(shè)計(jì)。航空航天等抗輻射系統(tǒng)在瞬時(shí)輻照下所產(chǎn)生的少數(shù)載流子的數(shù)目比體Si器件少三個(gè)數(shù)量級(jí)襯底的選擇需要考慮的因素:1.考慮外延層和襯底材料之間的相容性。包括晶體結(jié)構(gòu),熔點(diǎn),蒸汽

3、壓、熱膨脹系數(shù)等。2.考慮襯底對(duì)外延層的沾污問題。目前最適合硅外延的異質(zhì)襯底是藍(lán)寶石和尖晶石。當(dāng)前工業(yè)生產(chǎn)上廣泛使用藍(lán)寶石做襯底。SOS技術(shù)藍(lán)寶石和尖晶石是良好的絕緣體,以它們作為襯底外延生長硅制作集成電路,可以消除集成電路元器件之間的相互作用,不但可以減少漏電流和寄生電容,增強(qiáng)抗輻射能力和降低功耗,還可以提高集成度和雙層布線,是大規(guī)模、超大規(guī)模集成電路的理想材料。SOS外延生長襯底表面的反應(yīng):AL2O3+2HCl+H2=2ALCl↑+3H2O2H2+Al2O3=Al2O↑+2H2O5Si+2Al2O3=AL2O↑+5SiO↑+

4、2Al帶來的問題:自摻雜效應(yīng)(引入O和Al)襯底被腐蝕,導(dǎo)致外延層產(chǎn)生缺陷,甚至局部長成多晶SiCl4對(duì)襯底的腐蝕大于SiH4,所以SOS外延生長,采用SiH4熱分解法更有利。在襯底尚未被Si完全覆蓋之前,上述腐蝕反應(yīng)都在進(jìn)行為了解決生長和腐蝕的矛盾,可采用雙速率生長和兩步外延等外延生長方法。雙速率生長:先用高的生長速率(1~2um/min),迅速將襯底表面覆蓋(生長100~200nm)。然后再以低的生長速率(約0.3um/min)長到所需求的厚度。兩步外延法是綜合利用SiH4/H2和SiCI4/H2兩個(gè)體系的優(yōu)點(diǎn)。即第一部用S

5、iH4/H2體系迅速覆蓋襯底表面,然后第二步再用SiCI4/H2體系接著生長到所要求的厚度。SOS技術(shù)的缺點(diǎn)及需要解決的問題缺點(diǎn):1)由于晶格失配(尖晶石為立方結(jié)構(gòu),藍(lán)寶石為六角晶系)問題和自摻雜效應(yīng),外延質(zhì)量缺陷多,但厚度增加,缺陷減小。2)成本高,一般作低功耗器件,需要解決的問題:提高SOS外延層的晶體完整性,降低自摻雜,使其性能接近同質(zhì)硅外延層的水平并且有良好的熱穩(wěn)定性SOI技術(shù)SOI硅絕緣技術(shù)是指在半導(dǎo)體的絕緣層(如二氧化硅)上,通過特殊工藝,再附著非常薄的一層硅,在這層SOI層之上再制造電子器件。此工藝可以使晶體管的充

6、放電速度大大加快,提高數(shù)字電路的開關(guān)速度。SOI與傳統(tǒng)的半導(dǎo)體生產(chǎn)工藝(一般稱為bulkCMOS)相比可使CPU的性能提高性能25%-35%,降低功耗1.7-3倍。SOI的結(jié)構(gòu)特點(diǎn)是在有源層和襯底層之間插入埋氧層來隔斷二者的電連接。SOI和體硅在電路結(jié)構(gòu)上的主要差別在于:硅基器件或電路制作在外延層上,器件和襯底直接產(chǎn)生電連接,高低壓單元之間、有源層和襯底層之間的隔離通過反偏PN結(jié)完成,而SOI電路的有源層、襯底、高低壓單元之間都通過絕緣層完全隔開,各部分的電氣連接被完全消除。SOI技術(shù)的挑戰(zhàn)1、SOI材料是SOI技術(shù)的基礎(chǔ)SOI

7、技術(shù)發(fā)展有賴于SOI材料的不斷進(jìn)步,材料是SOI技術(shù)發(fā)展的主要障礙之一這個(gè)障礙目前正被逐漸清除SOI材料制備目前最常用的方法:SDBSIMOXSmart-CutELTRANSDB(SiliconDirectBonding)直接鍵合與背面腐蝕BE(BackEtching)技術(shù)SIMOX(SeparatingbyImplantingOxide)氧注入隔離SmartCut智能切割ELTRAN(EpitaxyLayerTransfer)外延層轉(zhuǎn)移1.SDB&BE將兩片硅片通過表面的SiO2層鍵合在一起,再把背面用腐蝕等方法減薄來獲得SO

8、I結(jié)構(gòu)該技術(shù)是利用范德華力,將兩片經(jīng)拋光、氧化和親水處理后的硅片,在超凈環(huán)境中進(jìn)行高溫鍵合.形成S0I結(jié)構(gòu).隨后將S0I片的一面進(jìn)行化學(xué)腐蝕、電化學(xué)腐蝕、化學(xué)機(jī)械拋光等處理進(jìn)行減薄當(dāng)兩個(gè)平坦的具有親水性表面的硅片(如被氧化的硅片)相對(duì)放置在一起時(shí),即使在室溫下亦

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。