存儲陣列中的串擾分析及脈沖產(chǎn)生電路設(shè)計

《存儲陣列中的串擾分析及脈沖產(chǎn)生電路設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、維普資訊http://www.cqvip.com龍娟等：存儲陣列中的串擾分析及脈沖產(chǎn)生電路設(shè)計存儲陣列中的串擾分析及脈沖產(chǎn)生電路設(shè)計龍娟，楊銀堂，馬城城(西安電子科技大學微電子學院陜西西安710071)摘要：在SRAM存儲陣列的設(shè)計中，經(jīng)常會遇到相鄰信號線與電路節(jié)點間耦合引起的串擾問題。針對這個問題給出位線“間隔譯碼”的組織結(jié)構(gòu)，有效地降低了存儲器讀寫時寄生RC所帶來的串擾。同時，針對該“間隔譯碼”的存儲陣列結(jié)構(gòu)，設(shè)計了脈沖產(chǎn)生電路，該電路只需要利用行地址的變化來生成充電脈沖，不僅簡化了電路的規(guī)模，而且減小了讀寫操作時存儲陣列中單元

2、之間的串擾，提高了可靠性。關(guān)鍵詞：耦合；間隔譯碼；串擾；SRAM中圖分類號：TN71O文獻標識碼：B文章編號：1004—373X(2007)12—172一O3AnalysisofCrossTalkinMemoryArrayandDesignofPulseGeneratorCircuitLONGJuan，YANGYintang，MAChengeheng(Micr0eIectr0nic8Institute，XidianUniversty，Xian，710071，China)Abstract：InthedesignofSRAMmemory

3、array，weoftenmeetwiththeproblemaboutcrosstalkwhichisbroughtaboutbyadjacentsignalwireandnodecoupling．Inthispaper，wediscussanewmemoryarray—intervaldecodingarchitecture，whichdecreasescrosstalkparasiticalRCarousedeffectivelyduringtheperiodofreadandwritingoperation．Simultan

4、eously，wede—viseapulsegeneratorcircuit，whichproducescharge—pulsebychangingrowaddress．Thecircuitnotonlysimplifiesthesize，butalsolowercrosstalkamongmemoryarray，whichimprovesthereliability．Keywords：coupling；intervaldecoding；crosstalk；SRAM以跟蹤的間斷錯誤，影響著信號的完整性并降低電路的l引言性能。隨著信息

5、技術(shù)的飛躍發(fā)展，高速、大容量、高可靠性的靜態(tài)存儲器越來越得到大家的關(guān)注?，F(xiàn)代數(shù)字設(shè)計中硅片面積的大部分用于存儲數(shù)據(jù)值和程序指令j。在高性能微處理器中，二級緩存存儲器占整個微處理器一半以上的晶體管，這種比例在將來還會上升。可見，數(shù)據(jù)存儲電路是數(shù)字電路的關(guān)鍵之一，其性能將決定整個芯片的性能水平。存儲陣列作為存儲器的核心部件，其布局對整個存儲器的面積、功耗、可靠性等有著非常重要的影響；本文就存儲陣列出現(xiàn)的串擾問題給出了一種新型結(jié)構(gòu)——“間隔譯碼”的存儲陣列；同時針對該結(jié)構(gòu)，設(shè)計了脈沖產(chǎn)生電圖l存儲囂單元之間寄生的RC路，該電路只需要利用行

6、地址的變化來生成充電脈沖，不在存儲陣列中，串擾的出現(xiàn)主要是由于寄生RC效應(yīng)僅簡化了電路的規(guī)模，而且減小了讀寫操作時存儲陣列中以及內(nèi)部噪聲(如電源噪聲、熱噪聲)引起的口。首先，串單元之間的串擾，提高了可靠性。擾會對字線／位的線狀態(tài)產(chǎn)生一定的影響。假設(shè)要對陣列2串擾問題的解決方案中第一行(ROW1)的單元進行操作，字線ROW1和位線BITO，BITO，一BIT1，BITl_上的電平必然會發(fā)生變化，由于2．1問題的產(chǎn)生寄生RC的存在，ROW2上的電平會出現(xiàn)一定的擾動，擾通常，由相鄰信號線與電路節(jié)點間耦合引起的干擾通動的程度與陣列結(jié)構(gòu)、制造

7、工藝有很大的關(guān)系口]。最壞的常稱為串擾。其所導致的干擾如同一個噪聲源，會引起難情況會導致ROW2上的電平成為有效狀態(tài)，進而導致操作的失效。同理，可以分析位線之間、位線和字線之間的收稿日期：2006—1O一27172維普資訊http://www.cqvip.com2007年第12期總第251串擾所帶來的影響。其次，串擾會影響存儲單元的讀寫操3．2脈沖產(chǎn)生電路的時序分析作。如果說串擾對字線和位線的影響還不足以導致對存下面分析時序問題。按照前面的分析：當讀出操作儲器操作失敗的話，那么串擾對存儲單元內(nèi)容的影響將是時，應(yīng)該先對位線進行預(yù)充電，

8、再讀出。對應(yīng)到該電路，就致命的。如果對第一行的存儲單元cellO，celll操作完成要求充電脈沖的生成是在行譯碼、列譯碼輸出有效之前，后，緊接下來對ROW2一la的存儲單元進行操作，由于時間如圖4所示。否則，就會影響讀出的速度。換句話