資源描述：
《基于廣義可加模型的多核系統(tǒng)中程序執(zhí)行時間建模》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、碩士學(xué)位論文基于廣義可加模型的多核系統(tǒng)中程序執(zhí)行時間建模作者姓名李佳桐學(xué)科專業(yè)微電子學(xué)與固體電子學(xué)指導(dǎo)教師賀小勇所在學(xué)院電子與信息學(xué)院論文提交日期2018年4月ProgramExecutionTimeinMulti-CoreSystemModelingBasedonGeneralizedAdditiveModelsADissertationSubmittedfortheDegreeofMasterCandidate：LiJiatongSupervisor：ProfessorHeXiaoyongSouthChinaUniver
2、sityofTechnologyGuangzhou,China分類號∶TPsO2。7學(xué)校代號10“1寫胄諤蚤:201520108324華南理工大學(xué)碩士學(xué)位論文基于廣義可加模型的多核系統(tǒng)申程序執(zhí)行時間建模作者姓名:李佳桐指導(dǎo)教師姓名、職稱:賀小勇副教授申請學(xué)位級別:工學(xué)碩士學(xué)科專業(yè)名稱:微電子學(xué)與固體電子學(xué)研究方向:集成電路設(shè)計論文提交日期npt“生‘月‘論文答辯日期bκ年‘月4日t學(xué)位授予單位:華南理工大學(xué)學(xué)位授予日期:年月日答辯委員會成員:委員:摘要隨著嵌入式系統(tǒng)的高速發(fā)展和廣泛應(yīng)用，嵌入式系統(tǒng)設(shè)計越來趨向于短周期內(nèi)設(shè)計出
3、高性能，多功能的嵌入式系統(tǒng)。設(shè)計周期的縮短導(dǎo)致設(shè)計方式的高度抽象，而系統(tǒng)性能的優(yōu)化過程又要求底層特性的深度理解。該矛盾具體到程序執(zhí)行時間方面為：嵌入式系統(tǒng)對程序執(zhí)行時間的高精度要求和程序執(zhí)行時間在多核系統(tǒng)中難以預(yù)估的矛盾。本文研究目的為，在多核嵌入式系統(tǒng)設(shè)計初期給定基本硬件信息和軟件信息的前提下，搭建一個能用于預(yù)測程序由于訪問共享資源而造成的沖突延時的數(shù)學(xué)模型。該模型的輸入數(shù)據(jù)可通過硬件仿真平臺仿真獲得，并最終返回和輸入數(shù)據(jù)對應(yīng)的程序額外延時的大小。本文的主要工作包括：建模理論研究。（1）研究了如何將廣義可加模型應(yīng)用到?jīng)_突延
4、時的預(yù)測中。開發(fā)了針對于沖突延時數(shù)據(jù)特征的廣義可加模型建立和優(yōu)化方法。（2）研究了粗細粒度的采樣方式對自變量有效信息量的影響，實驗結(jié)果表明，隨著采樣周期的增長，用所采得自變量擬合出的廣義可加模型的調(diào)整??呈反比例降低。（3）研究了采樣數(shù)據(jù)量對所得廣義可加模型的影響，實驗結(jié)果表明，隨著數(shù)據(jù)量的增長，所得廣義可加模型的光滑度數(shù)值呈反比例降低。（4）研究了不同并行程序下所建立的廣義可加模型特性，發(fā)現(xiàn)當(dāng)并行程序的讀寫數(shù)據(jù)量和頻率接近被測量程序時，模型擁有0.9以上的調(diào)整??，但模型調(diào)整??隨寫數(shù)據(jù)量的增加而線性減少。仿真驗證平臺搭建
5、。本文所搭建仿真平臺基于MicroBlaze的雙核系統(tǒng)通過AXI總線訪問共享內(nèi)存的架構(gòu)，仲裁方式為RoundRobbin。軟件上以AES加密為測試程序探索模型的應(yīng)用范圍，以從M?lardalenWCET研究小組的Testbench中選取的程序為并行程序。本文的貢獻在于探索了廣義可加模型在多核嵌入式系統(tǒng)程序執(zhí)行時間預(yù)測上的應(yīng)用。廣義可加模型能夠適應(yīng)沖突延時不一定服從正態(tài)分布的特點，在細粒度采樣方式下，利用廣義可加模型擬合的預(yù)測函數(shù)的調(diào)整??能達到0.9以上。關(guān)鍵詞：多核系統(tǒng)；沖突延時；細粒度采集；廣義可加模型IAbstract
6、Inpresentwork,wetackletheproblemofevaluatingthetimingimpactfromsharedresourceinmulti-coreembeddedsystem.Duetothegrowingdemandofcomplexfunctionalityandperformance,system-leveldesignbecomesatendencyformodernsystemdesign.Ontheotherhand,forbuildingfaithfulsystem-levelm
7、odel,thenecessaryback-annotatingstepposesagreatdemandonperformanceanalysis,especiallyboundingthesystemtimingbehavior.Consequently,capturingthetimingbehaviorinembeddedsystem,especiallyinmulti-coresystem,becomenecessarybutchallenging.Thepurposeofthispaperistobuildama
8、thematicalmodelthatcanbeusedtopredicttheprogramcontentiondelayinmulti-coresystems,giventhebasichardwareandsoftwareinformationintheearlystagesofsy
