基于FPGA的數(shù)字相位計的研究與實現(xiàn)

基于FPGA的數(shù)字相位計的研究與實現(xiàn)

ID:37413972

大?。?.28 MB

頁數(shù):73頁

時間:2019-05-23

基于FPGA的數(shù)字相位計的研究與實現(xiàn)_第1頁
基于FPGA的數(shù)字相位計的研究與實現(xiàn)_第2頁
基于FPGA的數(shù)字相位計的研究與實現(xiàn)_第3頁
基于FPGA的數(shù)字相位計的研究與實現(xiàn)_第4頁
基于FPGA的數(shù)字相位計的研究與實現(xiàn)_第5頁
資源描述:

《基于FPGA的數(shù)字相位計的研究與實現(xiàn)》由會員上傳分享,免費在線閱讀,更多相關內容在學術論文-天天文庫。

1、基TFPGA的數(shù)字相位計的研究與實現(xiàn)摘要本文結合工程需要詳細論述了一種數(shù)字相位計的實現(xiàn)方法,該方法是基于FF(;A(現(xiàn)場可編程門陣列)芯片運用FFT(快速傅立葉變換)算法完成的。本文首先從相位測量的原理出發(fā),分析了傳統(tǒng)相位計的缺點,給出了—種高可靠性的相位檢測實用算法,其算法核心是對采集信號進行FFr變換,通過蜘普分析,實現(xiàn)對參考信號和測量信號初相位的檢測,并同時闡述了FPGA在實現(xiàn)數(shù)字相位計核心FFT算法中的優(yōu)勢。在基于FPGA的FFrr算法實現(xiàn)中,本文深入的研究了FFT算法的特點,細致分析了算法實現(xiàn)的硬件結構特征,并對算法的硬件結構進行了進一步的優(yōu)化。在優(yōu)化的硬件結構中,利用多個乘

2、法器并行運算的方式加快了蝶形運算單元的運算速度;內置雙端口RAM、旋轉因子ROM使數(shù)據(jù)存儲的速度得到提高;采用了流水線的工作方式使數(shù)據(jù)的存儲、運算在時間上達到匹配。整個設計采用VHDL(超高速硬件描述語言)語言作為系統(tǒng)內部硬件結構的描述手段,在Altera的QuartusII軟件支持下完成,并給出了仿真結果。仿真結果表明,基于FPGA實現(xiàn)的FFrr算法無論在速度和精度上都滿足了相位測量的需要,其運算64點數(shù)據(jù)僅需27.5us,最大誤差在1%之內。由此可見,F(xiàn)PGA作為一種新興的芯片,其運算速度快,可重構功能強,開發(fā)周期短,未來必將在現(xiàn)代電子系統(tǒng)設計中占有重要地位。關鍵詞;數(shù)字相位計、F

3、PGA、FFT、VttDL基于FPGA的數(shù)字相位計的研究與實現(xiàn)AbstractAccordingtothespecialrequirementsinthepracticalproject,awayofdigitalphasedetectorisstudiedinthis吐lesiS.whichisbasedonFPGAandFFTalgorithm.Thethesisthatbeginswiththeoryofphasedetectionandanalysestheshortcomingsoftraditionalphasedetectordemonstratesahighlyreli

4、ablephasedetectionalgofithm.Fmthermore,byusingFFTandanalyzingthespectrum,weimplementthephase-detctingofreferencesignalandmeasurementsignal.Meanwhile,therite.sisexpoundstheadvantagesofFPGAinrealizationofFFTalgorithm./nthecourseofH叮realizationbasedonFPGA.thethesisprofoundlystudiesthecharacter0fFFT

5、algorithmanddetailedlyanalysesthehardwaresmlcturalw,titsofalgorithmimplementation.Inthemeantime,itdeeplyoptiinizesthehardwarestructure.IntheoptimizedhRrdwares'血alcmre,manymultipliersparallelcomputationisadoptedtoacceleratethecomputingspeedofbutterfly.Inadditiort,dual-RAMandtwiddling-factorROMare

6、builtinsidethesystemtoenhalnoethespeedofdma廿趣lsformation,Meanwhilethepipelinepatternisusedtocoincidethedatacomputationwiththedataaccess.Inthedesi舒,VI-ISICHardwareDescriptionLanguage(VHDL)iSusedtodescribethecircuitWiflathehelpoftheQuartusIIsoftwareof№thedesignoffersthesimulationresult.Thesimulati

7、oaresultsshowsthatFFTphase-detectingalgorithmbasedonFPGAmeetstheneedsofphasedetectionregardlessofspeedandprecision.Moreover,itscomputing64-pointdataonlyncP.x]s27.5usandthemosterroriswithinl%.Therefore.FPGAisusedasaninnovatio

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。