電子構(gòu)裝基礎(chǔ)概念

電子構(gòu)裝基礎(chǔ)概念

ID:37623871

大?。?.23 MB

頁(yè)數(shù):38頁(yè)

時(shí)間:2019-05-26

電子構(gòu)裝基礎(chǔ)概念_第1頁(yè)
電子構(gòu)裝基礎(chǔ)概念_第2頁(yè)
電子構(gòu)裝基礎(chǔ)概念_第3頁(yè)
電子構(gòu)裝基礎(chǔ)概念_第4頁(yè)
電子構(gòu)裝基礎(chǔ)概念_第5頁(yè)
資源描述:

《電子構(gòu)裝基礎(chǔ)概念》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)

1、P.1電子構(gòu)裝基礎(chǔ)概念呂宗興內(nèi)容P.21.構(gòu)裝技術(shù)簡(jiǎn)介2.IC構(gòu)裝製程3.基板類(lèi)型簡(jiǎn)介4.先進(jìn)IC構(gòu)裝5.構(gòu)裝技術(shù)之展望P.3電子構(gòu)裝之定義及範(fàn)圍定義:微電子技術(shù)之發(fā)展日新月異,電子零組件之尺寸不斷縮小,零組件之間必須透過(guò)高效能、高可靠性、高密度及低成本之互連(Interconnection),才能建構(gòu)成一個(gè)具有廣泛性功能及實(shí)用價(jià)值之電子產(chǎn)品;而建構(gòu)此互連技術(shù)之相關(guān)工程技藝,被統(tǒng)合稱(chēng)為電子構(gòu)裝技術(shù)。應(yīng)用產(chǎn)品:電腦通訊民生所需技術(shù):電子、機(jī)械、物理、化學(xué)、材料、光學(xué)、可靠性工程、人因工程…..等多重領(lǐng)域之工程技術(shù)。P.4電子構(gòu)裝之層級(jí)晶圓(Wafer)晶片(Chip)第一階層

2、構(gòu)裝單晶片構(gòu)裝多晶片模組(MCM)第三階層構(gòu)裝第二階層構(gòu)裝P.5電子構(gòu)裝之主要功能電源供應(yīng)層1.有效供應(yīng)電源信號(hào)分佈層2.提供信號(hào)傳輸協(xié)助散熱保護(hù)元件3.協(xié)助排除耗熱4.保護(hù)電子組件建構(gòu)人機(jī)介面Images5.建構(gòu)人機(jī)介面3DGraphicsP.6常見(jiàn)之封裝形式PLCCDIPPlasticLeadedDualIn-LineChipCarrierPackageSOPQFPSmallOutlineQuadFlatPackPackageSOJPGASmallOutlinePinGridArrayJ-LeadPBGAPlasticballGridArrayP.7qplmm_d^nc

3、mplmP.8單晶片構(gòu)裝之基本結(jié)構(gòu)膠體(EpoxyMoldingCompound)晶片(Chip)金線(GoldWire)引腳(Lead)銀膠(SilverEpoxy)晶片座(DiePad)BallGridArray(BGA)結(jié)構(gòu)P.9P.10面積陣列構(gòu)裝之優(yōu)、缺點(diǎn)??優(yōu)點(diǎn):1.在一定表面積下,可提供更多之輸出/輸入接點(diǎn)。2.具薄型化之方便性。3.焊點(diǎn)間距縮小,有利於小型化。4.可使用多層基板設(shè)計(jì),有效改善電氣特性。5.具彈性之結(jié)構(gòu)設(shè)計(jì),可有效提升散熱性能。6.易於擴(kuò)充至多晶片模組領(lǐng)域。7.可使用較寬鬆之SMT對(duì)位精度及平整度製程要求。?缺點(diǎn):1.成本較傳統(tǒng)構(gòu)裝為高。2.因

4、膠體結(jié)構(gòu)之非對(duì)稱(chēng)性,可靠性較傳統(tǒng)構(gòu)裝差。晶片互連技術(shù)(ChipInterconnection)P.111.焊線接合(WireBonding)─使用金線或鋁線,以熱壓及超音波接合2.覆晶接合(FlipChipBonding)─使用錫鉛迴焊或(非)導(dǎo)電膠固化接合3.卷帶式接合(TAB─TapeAutomaticBonding)─使用金對(duì)金熱壓接合P.12接點(diǎn)數(shù)與接合技術(shù)之選擇FlipChipBonding技術(shù)種類(lèi)TABWireBonding110100100010000接點(diǎn)數(shù)/晶片P.13單晶片構(gòu)裝之演變DirectChipAttachAreaFinePitchonBoardP

5、THSMTArrayAreaArrayChipScalePacageBGAPGATCPQFPTODIP19701980199020002010P.141.構(gòu)裝技術(shù)簡(jiǎn)介2.IC構(gòu)裝製程3.基板類(lèi)型簡(jiǎn)介4.先進(jìn)IC構(gòu)裝5.構(gòu)裝技術(shù)之展望P.15IC構(gòu)裝製程-前段研磨前晶圓晶片(Chip)導(dǎo)線架(Leadframe)研磨後晶圓WaferBacksideWaferSawingDieBondingGrinding晶片黏接晶圓背面研磨晶圓切割WireBonding銲線說(shuō)明:1.研磨之主要目地,在控制適當(dāng)晶片厚度以方便後續(xù)製程。2.晶片黏接主要使用材料為銀膠或其他非導(dǎo)電性環(huán)氧樹(shù)脂,一般需

6、後烘烤1小時(shí)以充分熟化膠體。P.16IC構(gòu)裝製程-後段正極負(fù)極TransferMoldingSolderPlatingTrimming&Forming壓模成型錫鉛電鍍彎腳成型說(shuō)明:1.壓模成型後,通常需1~4小時(shí)之後烘烤製程,讓膠體充分熟化。2.一般錫鉛電鍍成分比例,錫90%鉛10%。3.Trimming製程之主要目地,在去除膠渣及導(dǎo)線架不必要之連桿,Trimming製程有時(shí)安排於電鍍製程前。4.後段製程細(xì)分時(shí),可包括膠體背印及正印製程。P.17塑膠IC構(gòu)裝常見(jiàn)之破壞模式41197181.脫層(Delamination)2.金線斷裂3.金線短路4.金球脫落(liftedbo

7、nd)525.金線線弧偏移(Wiresweep)66.焊墊污染7.黏晶膠氣孔8.封裝體破裂109.晶片龜裂晶片(Die)310.晶片覆層(Passivation)龜裂11.封裝體氣孔(Moldvoid)P.18塑膠構(gòu)裝之爆米花效應(yīng)(Popcorneffect)吸濕氣迴焊(SolderReflow)溫度增高降溫冷卻製程加熱暴露於濕氣製程中加熱時(shí)蒸氣壓增大膠體龜裂擴(kuò)至環(huán)境產(chǎn)生蒸氣袋膠體變形表面P.19ICPackage熱傳輸路徑P.201.構(gòu)裝技術(shù)簡(jiǎn)介2.IC構(gòu)裝製程3.基板類(lèi)型簡(jiǎn)介4.先進(jìn)IC構(gòu)裝5.構(gòu)裝技術(shù)之展望P

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫(huà)的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。