資源描述：
《基于FPGA的新型鍵盤_顯示電路設計》由會員上傳分享，免費在線閱讀，更多相關內容在行業(yè)資料-天天文庫。
1、2005年儀表技術與傳感器2005 第3期InstrumentTechniqueandSensorNo13基于FPGA的新型鍵盤、顯示電路設計劉敬猛,王田苗,魏洪興,王 偉(北京航空航天大學機器人研究所,北京 100083)摘要:介紹一種基于FPGA的鍵盤和顯示電路的設計和實現(xiàn)。利用FPGA實現(xiàn)復雜時序的功能,同時結合使用串行輸入/并行輸出移位寄存器,設計了6位LED的動態(tài)顯示和6個按鍵開關的鍵盤電路。電路結構簡單、便于擴展、可靠性高、易實現(xiàn)。該電路已成功應用于研究的交流伺服系統(tǒng)中。關鍵詞:FPGA;移位寄存器;動態(tài)顯示中圖分類號:TH703
2、文獻標識碼:B 文章編號:1002-1841(2005)03-0043-03CircuitDesignofKeyboardandDisplayBasedonFPGALIUJing2meng,WANGTian2miao,WEIHong2xing,WANGWei(RoboticsInstitute,BeihangUniversityofAeronauticsandAstronautics,Beijing100083,China)Abstract:Presentedthedesignandrealizationofkeyboardanddisplay
3、circuit.SixLEDdynamicdisplayandsixkeyskeyboardcir2cuithavebeendesigned,whichusesthecomplexschedulingfunctionofFPGAcombinedwiththeserialinput/paralleloutputshiftregis2ters.Thecircuitpossessesthecharacteristicssuchassimplestructure,highreliability,anditisconvenienttoextendandea
4、sytorealize.ThiscircuithasbeensuccessfullyappliedtoACservosystem.KeyWords:FPGA;ShiftRegister;DynamicDisplay1 引言描,節(jié)省了CPU的時間,優(yōu)化了硬件設計,減少了顯示[1]鍵盤分為編碼鍵盤和非編碼鍵盤。顯示器主板和主控板間的連線,它需要占用CPU的1個SCI端要有LED(LightEmittingDiode)、LCD(LiquidCrystalDis2口,而一般的CPU只有1個SCI端口,此端口常用于play)、CRT顯示器等。討論的顯示器是
5、LED,顯示方和上位機或其他智能設備的串行通信,且該方法雖然式是動態(tài)顯示方式,鍵盤是獨立式非編碼鍵盤?，F(xiàn)場軟件的編制雖然比前兩種少,但要占用CPU的一些時可編程門陣列(FPGA)是20世紀80年代中期出現(xiàn)的間。[2]一種實現(xiàn)數(shù)字邏輯的新技術。FPGA采用類似于掩2 基于FPGA的鍵盤、顯示電路設計方法膜編程的門陣列通用結構,因而具有更高的集成度、CPU是TI公司的DSP芯片TMS320LF2407A,鍵更強的邏輯實現(xiàn)能力和更好的設計靈活性。同時它盤、顯示電路采用的核心器件是FPGA加串行輸入/并還具有在線仿真能力,這種軟件的仿真可以非常方便行輸出
6、移位寄存器,利用串行輸入/并行輸出移位寄地檢查設計的內部接點。存器的優(yōu)點,減少DSP的I/O資源占用,開漏的并行鍵盤掃描和顯示器動態(tài)顯示是比較耗時和浪費輸出接口可以直接和數(shù)碼管相連而不必加驅動電路。資源的操作,這部分操作有3種傳統(tǒng)的處理方法:第1同時結合了FPGA處理復雜的時序方便的特點,使得種是用CPU外加并行口擴展芯片(如Intel公司的該電路具有結構簡單、便于擴展、高可靠和易實現(xiàn)等8155、8255等)和驅動芯片(如74HC06及74HC07)完特點。成硬件設計,CPU軟件定時掃描獲取鍵值以及刷新顯2.1 硬件設計示,這是最為經(jīng)典的方法,其
7、缺點是占用CPU較多的硬件原理框圖如圖1所示。它的功能是:掃描鍵硬件資源和時間,而且線路板的面積也比較大。第2盤陣列,讀取6個按鍵的鍵值,并把所得的鍵值通過種是使用專用控制芯片,如三菱公司生產(chǎn)的M8279,外部總線送給DSP;通過外部總線讀取要顯示的值,由它負責LED刷新顯示和閉合按鍵鍵值的獲取,但它定時動態(tài)刷新6個LED顯示器。晶振為FPGA提供時和LED顯示器的接口仍需加驅動芯片。這種方法的鐘源,FPGA和DSP總線通信是異步方式,FPGA可以優(yōu)點是CPU軟件工作量小、占用IO資源少,缺點是成和CPU共用同一個晶振,也可單獨處接有源晶振。在本
8、高,使用不夠靈活且占用線路板的面積也較大。以一般情況下,FPGA的工作頻率要高于CPU的工作頻上兩種方法的信號傳輸可靠性差,而且過多的并
