最大8MHz出力パルスレート

《最大8MHz出力パルスレート》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、①最大8MHz出力パルスレート　高速化の要請に先駆けて、必要十二分な出力パルスレート（パルスの周波數(shù)）を達(dá)成しました。②特定基準(zhǔn)クロックを必要としない出力周波數(shù)設(shè)定　従來は特定の周波數(shù)の基準(zhǔn)クロックを使用するものが多く、そのため特定周波數(shù)の水晶発振器などが必要でしたが、MPG1010では出力分周比設(shè)定レジスタ（1～256）により、基準(zhǔn)クロックに限定されずに任意の出力周波數(shù)範(fàn)囲が設(shè)定可能です。これによりパソコンなどから供給されるクロックを直接利用して、制御システムを作れるようにしました。最大16MHzの

2、基準(zhǔn)クロック入力が可能です。同一の基準(zhǔn)クロックから256種の出力周波數(shù)範(fàn)囲が設(shè)定可能で、いずれも速度?傾斜設(shè)定は65,535刻みです。③減速開始點(diǎn)自動演算機(jī)能　加速した後、減速をして停止する場合、発生するパルスの総數(shù)は希望した通り性格でなければなりません。しかし減速開始のタイミングが早ければ最後に低速でもたつき、タイミングが遅ければ十分低速に達(dá)しない前に停止するため、慣性で設(shè)定位置よりズレてしまいます。減速開始點(diǎn)の計(jì)算は従來ソフトウェアで行いましたが、最適なタイミングで減速を自動的に開始することができ

3、ます。④滑らかな出力周波數(shù)?加減速　全ての出力パルスレート帯域で極めて滑らかに加減速（出力パルスレートの増減）を行います。従來は直線的加減速といっても高回転でも傾斜が階段狀であったりしました。またジッター（一定速度でも出力パルスレートのブレ）も0.0015%～0.000006%（理論値）と最高レベルです。加速と減速の傾斜（出力パルスレートの増減の割合）の設(shè)定が2つのレジスタ（データを與える所）で別々に設(shè)定出來ます。また動作中に速度（出力パルスレート）や傾斜を自由に変える複雑な制御が可能です。これらによ

4、り、理想的とされているS字加減速などの折線近似が可能です。例としてS字加速とは、最初は比較的ゆっくりと加速して徐々に加速を増し、最高速に達(dá)する前に再度ゆっくり加速するものです。XCL201/XCL202シリーズは、コイルと制御ICを一體化した超小型(2.5mm×2.0mm,H=1.0mm)降圧DC/DCコンバータです。外付けにセラミックコンデンサを2個(gè)追加するだけで、最大負(fù)荷電流400mAの電源を構(gòu)成できます。動作電圧は2.0V～6.0V。出力電圧は0.8～4.0Vまで0.05Vステップで設(shè)定可能です

5、。制御ICはスイッチング周波數(shù)1.2MHzで動作し、0.42ΩPchドライバTr.および0.52ΩNchスイッチTr.を內(nèi)蔵した同期整流方式です。動作モードは　PWM制御(XCL201)とPWM/PFM自動切替え制御(XCL202)から選択ができます。XCL202シリーズは軽負(fù)荷から重負(fù)荷までの全負(fù)荷領(lǐng)域で自在に高速応答、低リップル、高効率を?qū)g現(xiàn)します。CE機(jī)能をオフにしてもスタンバイ時(shí)には全回路を停止することにより消費(fèi)電流を1.0μA以下に抑えます。また、UVLO(UnderVoltageLockO

6、ut)機(jī)能を內(nèi)蔵しており、入力電圧が1.4V以下では內(nèi)部ドライバTr.を強(qiáng)制的にオフさせます。高速ソフトスタート機(jī)能を內(nèi)蔵しており0.25ms（TYP）で出力電圧を立ち上げます。また、CLディスチャージ機(jī)能も內(nèi)蔵しておりスタンバイ時(shí)にLX-VSS間の內(nèi)部スイッチをオンさせることにより內(nèi)部抵抗を介して負(fù)荷容量CLの電荷をディスチャージします。このディスチャージ機(jī)能により、出力電圧を高速にVSSレベルまで戻すことが可能です。