資源描述：
《TSV功耗建模與3D+NoC功耗分析》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、創(chuàng)新性聲明本人聲明所呈交的論文是我個(gè)人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標(biāo)注和致謝中所羅列的內(nèi)容以外，論文中不包含其他人已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果；也不包含為獲得西安電子科技大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書(shū)而使用過(guò)的材料。與我一同工作的同志對(duì)本研究所做的任何貢獻(xiàn)均已在論文中做了明確的說(shuō)明并表示了謝意。申請(qǐng)學(xué)位論文與資料若有不實(shí)之處，本人承擔(dān)一切相關(guān)責(zé)任。本人簽名：—墊硼關(guān)于論文使用授權(quán)的說(shuō)明本人完全了解西安電子科技大學(xué)有關(guān)保留和使用學(xué)位論文的規(guī)定，即：研究生在校攻讀學(xué)位期間論文工作的知識(shí)產(chǎn)權(quán)單
2、位屬西安電子科技大學(xué)。本人保證畢業(yè)離校后，發(fā)表論文或使用論文工作成果時(shí)署名單位仍然為西安電子科技大學(xué)。學(xué)校有權(quán)保留送交論文的復(fù)印件，允許查閱和借閱論文；學(xué)校可以公布論文的全部或部分內(nèi)容，可以允許采用影印、縮印或其它復(fù)制手段保存論文。(保密的論文在解密后遵守此規(guī)定)本學(xué)位論文屬于保密在一年解密后適用本授權(quán)書(shū)。本人簽名：訌羽垂導(dǎo)師簽名：囊昏牡13期趁!蘭：≥!!生13期遣壘!圭：主：』竺．摘要集成電路要繼續(xù)按照摩爾定律發(fā)展，需要尋求新的技術(shù)，而三維集成電路和片上網(wǎng)絡(luò)(NoC)技術(shù)引起了廣泛關(guān)注。三維集成電路提供了一種新的提高IC集
3、成度的方法，而通孔硅(TSV)技術(shù)被認(rèn)為是三維集成電路中非常關(guān)鍵的互連技術(shù)；NoC使得IC設(shè)計(jì)中越來(lái)越多的處理核或IP之間能更有效的通信。研究人員將這兩個(gè)剛興起的研究熱點(diǎn)聯(lián)系在一起，進(jìn)而提出了3DNoC的概念。本文結(jié)合了這兩個(gè)研究的熱點(diǎn)，首先對(duì)3D集成電路中的關(guān)鍵技術(shù)TSV進(jìn)行了功耗建模與仿真，然后將該模型集成到2DNoC功耗仿真軟件中，使其支持3DNoC的仿真，再用該軟件分別分析了2D和3DNoC的功耗并進(jìn)行了對(duì)比說(shuō)明。具體說(shuō)來(lái)，論文首先分析了TSV的等效電路模型和提取其各個(gè)電學(xué)參數(shù)，然后求得TSV的電容模型并且用Silva
4、co進(jìn)行驗(yàn)證，最后得到功耗模型并將其集成到仿真平臺(tái)OPNEC．SIM中，再用該平臺(tái)仿真共享L2cache的二維和三維NoC，對(duì)比得出基于TSV技術(shù)的3DNoC相對(duì)2DNoC功耗的降低情況。·Silvaco仿真結(jié)果表明：TSV工作電壓范圍內(nèi)(嘰5V)，TSV電容近似于最大耗盡層對(duì)應(yīng)的耗盡層電容，而模型計(jì)算結(jié)果與仿真能較好的吻合，比如電壓為0時(shí)，計(jì)算值相對(duì)測(cè)量值的誤差10．1％，相對(duì)仿真誤差是6．9％。仿真還說(shuō)明了一點(diǎn)，TSV電壓為0～1V時(shí)，TSV電容幾乎不變，在計(jì)算功耗時(shí)可以用最大耗盡層近似。集成了TSV功耗模型的OPNEC．
5、SIM仿真結(jié)果表明，在同樣的注入率下3DMeshNoC的功耗比2DNoC小很多，而且其中兩層L2cache的NoC結(jié)構(gòu)功耗最低。比如在注入率為0．2時(shí)，兩種3D的NoC結(jié)構(gòu)功耗分別比2D結(jié)構(gòu)小17．8％和28．2％；當(dāng)注入率為0．3時(shí)，3D結(jié)構(gòu)比2D分別小20．2％和31．1％。關(guān)鍵詞：通孔硅技術(shù)功耗模型片上網(wǎng)絡(luò)三維集成電路TSV功耗模型與3DNoC功耗分析AbstractTocontinuetheprogressofMoore’Slaw,3DintegrationandNetworkonChip(NoC)areintrodu
6、ced．Three-dimensionalICisawaytoimprovedensityoftransistorsonachipandTSVisconsideredasoneofkeytechnologiesinthisprocess．NoCcansupplyamoreeffectivewaytotransferdatathanbusstructuresinsystemswithmoreandmoreIPs．Thesetwoinnovationswerefoundedandthenconnectedspontaneously
7、，comingupwitlltheconceptof3DNoC．Thepaperintroducesthesetwotechnologies．BuildingthepowerconsumptionmodelofTSVisthefirststep，thenthismodelisembeddedina2DNoCpowersimulationsoftware，Afterthisstep，weusedthissoftwaretosimulatepowerconsumptionof2Dand3DNoC．Indetail，first，th
8、eequivalentcircuitandelectricalparameterswereextractedandanalysed．Second，thecapacitancemodelisbuiltandsimulatedbySilvaco．Last，thismodelise
