信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)

信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)

ID:39276228

大?。?.18 MB

頁數(shù):70頁

時間:2019-06-29

信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)_第1頁
信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)_第2頁
信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)_第3頁
信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)_第4頁
信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)_第5頁
資源描述:

《信號處理課件第14章數(shù)字信號處理的硬件實(shí)現(xiàn)》由會員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第14章數(shù)字信號處理的硬件實(shí)現(xiàn)一、概述二、DSP的特點(diǎn)三、DSP的發(fā)展四、DSP的開發(fā)五、DSP的應(yīng)用一、概述DigitalSignalProcessing(DSP):一門新的學(xué)科:研究信號分析與處理的理論和各種算法DigitalSignalProcessor(DSP):數(shù)字信號處理器:將數(shù)字信號處理的理論用于實(shí)際。(教學(xué),科研,開發(fā)的前期)DSP軟件包MATLABSignalProcessingToolBoxCPU,MCU,DSP將信號處理的理論用于實(shí)際,即是“實(shí)現(xiàn)”:軟件實(shí)現(xiàn):硬件實(shí)現(xiàn):有可能“實(shí)時實(shí)現(xiàn)”:所謂“實(shí)時(R

2、eal-Time)實(shí)現(xiàn)”,是指一個實(shí)際的系統(tǒng)在人們聽覺,視覺或按任務(wù)要求所允許的時間范圍內(nèi)能及時地完成對輸入信號的處理并將其輸出。例如,我們每天使用的手機(jī),將要普及的數(shù)字電視等,都是實(shí)時的數(shù)字信號處理系統(tǒng)。要想在極短的時間內(nèi)完成對信號的處理,一方面需要快速的算法、高效的編程,另一方面,則需要高性能的硬件支持。數(shù)字信號處理器(DSP)即是為實(shí)時實(shí)現(xiàn)數(shù)字信號處理任務(wù)而特殊設(shè)計(jì)的高性能的一類CPU。嚴(yán)格地說,“實(shí)時實(shí)現(xiàn)”是指,一個系統(tǒng)在每一個抽樣間隔內(nèi)都能完成全部所需要的計(jì)算任務(wù),即:ProcessingTimeWaitingTi

3、meSampleTimenn+1如果WaitingTime?0則認(rèn)為該系統(tǒng)可以實(shí)時實(shí)現(xiàn)。例如,階次的FIR濾波器,其輸入輸出關(guān)系是假定要處理的信號的抽樣頻率為200KHz,那么,該系統(tǒng)要在50內(nèi),至少要完成100次乘法,99次加法,才談得上“實(shí)時實(shí)現(xiàn)”。CPU的類型:1.通用型CPU(GPP);2.單片機(jī)(MCU);3.DSP;4.嵌入式系統(tǒng);5.ASIC;6.FPGA通用處理器(GPP):8-bitApple(6502),NECPC-8000(Z80)8086/286/386/486/Pentium/PentiumII/P

4、entiumIIIPowerPc64-bitCPU(SUNSparc,DECAlpha,HP)事務(wù)密集型處理機(jī)制馮.諾依曼結(jié)構(gòu):統(tǒng)一的程序和數(shù)據(jù)空間采取各種方法提高計(jì)算速度:單片機(jī)(MCU):控制密集型處理機(jī)制。4bit、8bit單片機(jī)多應(yīng)用于玩具、家電及工業(yè)控制;16bit單片機(jī)除控制功能外,還有較強(qiáng)的信息處理的能力。但實(shí)時處理較困難。INTELMCS/48/51/96(98)MOTOROLAHCS05/011數(shù)字信號處理器(DSP):運(yùn)算密集型處理機(jī)制。最有可能實(shí)時實(shí)現(xiàn)復(fù)雜運(yùn)算的器件!二、數(shù)字信號處理器的特點(diǎn)1.哈佛結(jié)構(gòu)

5、,且是多總線結(jié)構(gòu);HarvardArchitectureVon-NeumannArchitecture取指令和取數(shù)據(jù)分時進(jìn)行;取指令和取數(shù)據(jù)同時進(jìn)行;在DSP中,廣泛采取多總線制,以便同時讀取幾個數(shù)據(jù),提高了運(yùn)算的速度,如C54芯片:UsingmultiplebusesC54的多總線結(jié)構(gòu):3個數(shù)據(jù)總線(CB,DB,EB)1個程序總線(PB)4個地址總線(PAB,CAB,DAB,EAB)高級多總線結(jié)構(gòu)2.“流水線(pipeline)式”的指令執(zhí)行實(shí)際上,DSP中采用多級流水線結(jié)構(gòu)3.具有硬件乘法器是DSP最突出的特點(diǎn),從而大大

6、提高了運(yùn)算速度。數(shù)字信號處理中最常用的運(yùn)算:乘法累加1011x11101011x1110HardwareMicrocode1001101000001011.1011..1011...10011010Cycle1Cycle2Cycle3Cycle4Cycle5例如,4-bit無符號數(shù)相乘:一步一步執(zhí)行一步執(zhí)行例如:C54中的硬件乘法器高性能的DSP提供了“并行(parallel)”工作的能力。所謂并行,是指多個DSP,或DSP內(nèi)部的多個單元同時在完成一個共同的任務(wù);5.片上存儲器:(OnchipMemory);專用尋址單元:(

7、AddressingLogic)它們與ALU并行工作;所有這些設(shè)置,都是為了提高運(yùn)行速度;6.為方便數(shù)據(jù)的讀、寫及與片外設(shè)備的通信,DSP上一般都集成有DMA、串行通信口、定時器及中斷處理器等,具有和不同速度存儲器相連接的硬件和軟件的等待功能;7.高的時鐘速度,極快的運(yùn)算能力:MFLOPS:百萬次浮點(diǎn)操作/秒MOPS:百萬次操作/秒MIPS:百萬條指令/秒Others:MAC、InstructionCycleTimeTMS320C64系列的DSP最大時鐘速度可達(dá)600MHz,因此,時鐘周期僅為1.67ns,其運(yùn)算能力可達(dá)48

8、00MIPS;該系列特別適用于圖像處理、三維成像、多媒體及其它高速運(yùn)算的場合。TMS320C6201DSP時鐘:200MHz,運(yùn)算能力:1600MIPS。1024點(diǎn)的FFT,僅需要70us;部分DSP芯片上有片上的A/D及脈寬調(diào)制通道(PWM),這一類DSP除了有強(qiáng)的運(yùn)算能力外,還有著很好

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。