資源描述：
《VERILOG HDL硬件描述語言 優(yōu)秀入門教程 【完整書簽版】》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、下載第1章簡介本章介紹VerilogHDL語言的發(fā)展歷史和它的主要能力。1.1什么是VerilogHDL？VerilogHDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進(jìn)行時序建模。VerilogHDL語言具有下述描述能力：設(shè)計(jì)的行為特性、設(shè)計(jì)的數(shù)據(jù)流特性、設(shè)計(jì)的結(jié)構(gòu)組成以及包含響應(yīng)監(jiān)控和設(shè)計(jì)驗(yàn)證方面的時延和波形產(chǎn)生機(jī)制。所有這些都使用同一種建模語言。此外，VerilogHDL語言提供了編程語言接口，通過該接口可以在模擬、驗(yàn)證期
2、間從設(shè)計(jì)外部訪問設(shè)計(jì)，包括模擬的具體控制和運(yùn)行。VerilogHDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用Verilog仿真器進(jìn)行驗(yàn)證。語言從C編程語言中繼承了多種操作符和結(jié)構(gòu)。VerilogHDL提供了擴(kuò)展的建模能力，其中許多擴(kuò)展最初很難理解。但是，VerilogHDL語言的核心子集非常易于學(xué)習(xí)和使用，這對大多數(shù)建模應(yīng)用來說已經(jīng)足夠。當(dāng)然,完整的硬件描述語言足以對從最復(fù)雜的芯片到完整的電子系統(tǒng)進(jìn)行描述。1.2歷史VerilogHDL語言最初是于1983年由GatewayDesignAutomation公司為其模擬器
3、產(chǎn)品開發(fā)的硬件建模語言。那時它只是一種專用語言。由于他們的模擬、仿真器產(chǎn)品的廣泛使用，VerilogHDL作為一種便于使用且實(shí)用的語言逐漸為眾多設(shè)計(jì)者所接受。在一次努力增加語言普及性的活動中，VerilogHDL語言于1990年被推向公眾領(lǐng)域。OpenVerilogInternational（OVI）是促進(jìn)Verilog發(fā)展的國際性組織。1992年，OVI決定致力于推廣VerilogOVI標(biāo)準(zhǔn)成為IEEE標(biāo)準(zhǔn)。這一努力最后獲得成功，Verilog語言于1995年成為IEEE標(biāo)準(zhǔn)，稱為IEEEStd1364－1995。完整的標(biāo)準(zhǔn)在Verilog硬件描述語言參考手冊中有詳細(xì)描述。1.
4、3主要能力下面列出的是Verilog硬件描述語言的主要能力：￥基本邏輯門，例如and、or和nand等都內(nèi)置在語言中。￥用戶定義原語（UDP）創(chuàng)建的靈活性。用戶定義的原語既可以是組合邏輯原語，也可以是時序邏輯原語。￥開關(guān)級基本結(jié)構(gòu)模型，例如pmos和nmos等也被內(nèi)置在語言中。GatewayDesignAutomation公司后來被CadenceDesignSystems公司收購。2VerilogHDL硬件描述語言下載￥提供顯式語言結(jié)構(gòu)指定設(shè)計(jì)中的端口到端口的時延及路徑時延和設(shè)計(jì)的時序檢查。￥可采用三種不同方式或混合方式對設(shè)計(jì)建模。這些方式包括：行為描述方式—使用過程化結(jié)構(gòu)建模；
5、數(shù)據(jù)流方式—使用連續(xù)賦值語句方式建模；結(jié)構(gòu)化方式—使用門和模塊實(shí)例語句描述建模。￥VerilogHDL中有兩類數(shù)據(jù)類型：線網(wǎng)數(shù)據(jù)類型和寄存器數(shù)據(jù)類型。線網(wǎng)類型表示構(gòu)件間的物理連線，而寄存器類型表示抽象的數(shù)據(jù)存儲元件。￥能夠描述層次設(shè)計(jì)，可使用模塊實(shí)例結(jié)構(gòu)描述任何層次。￥設(shè)計(jì)的規(guī)?？梢允侨我獾模徽Z言不對設(shè)計(jì)的規(guī)模（大?。┦┘尤魏蜗拗?。￥VerilogHDL不再是某些公司的專有語言而是IEEE標(biāo)準(zhǔn)。￥人和機(jī)器都可閱讀Verilog語言，因此它可作為EDA的工具和設(shè)計(jì)者之間的交互語言。￥VerilogHDL語言的描述能力能夠通過使用編程語言接口（PLI）機(jī)制進(jìn)一步擴(kuò)展。PLI是允許外部
6、函數(shù)訪問Verilog模塊內(nèi)信息、允許設(shè)計(jì)者與模擬器交互的例程集合。￥設(shè)計(jì)能夠在多個層次上加以描述，從開關(guān)級、門級、寄存器傳送級（RTL）到算法級，包括進(jìn)程和隊(duì)列級。￥能夠使用內(nèi)置開關(guān)級原語在開關(guān)級對設(shè)計(jì)完整建模。￥同一語言可用于生成模擬激勵和指定測試的驗(yàn)證約束條件，例如輸入值的指定。￥VerilogHDL能夠監(jiān)控模擬驗(yàn)證的執(zhí)行，即模擬驗(yàn)證執(zhí)行過程中設(shè)計(jì)的值能夠被監(jiān)控和顯示。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報告消息。￥在行為級描述中，VerilogHDL不僅能夠在RTL級上進(jìn)行設(shè)計(jì)描述，而且能夠在體系結(jié)構(gòu)級描述及其算法級行為上進(jìn)行設(shè)計(jì)描述。￥能夠使用門和模塊實(shí)
7、例化語句在結(jié)構(gòu)級進(jìn)行結(jié)構(gòu)描述。￥圖1-1顯示了VerilogHDL的混合方式建模能力，即在一個設(shè)計(jì)中每個模塊均可開關(guān)算法以在不同設(shè)計(jì)層次上建模。￥VerilogHDL還具有內(nèi)置邏輯函數(shù)，例如&（按位與）和
8、（按位或）。門開關(guān)￥對高級編程語言結(jié)構(gòu)，例如條件語句、情況語句和循環(huán)語句，語言中都可以使RTL門用。￥可以顯式地對并發(fā)和定時進(jìn)行建模。圖1-1混合設(shè)計(jì)層次建模￥提供強(qiáng)有力的文件讀寫能力。￥語言在特定情況下是非確定性的，即在不同的模擬器上模型可以產(chǎn)生不同的結(jié)果；例如，事件隊(duì)列上的
