《單片機(jī)原理與接口技術(shù)》第9章mcs51單片機(jī)的io擴(kuò)展

《《單片機(jī)原理與接口技術(shù)》第9章mcs51單片機(jī)的io擴(kuò)展》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、高等職業(yè)教育計算機(jī)類課程規(guī)劃教材單片機(jī)原理與接口技術(shù)大連理工大學(xué)出版社第9章MCS-51單片機(jī)的I/O擴(kuò)展9.1簡單并行I/P口的擴(kuò)展9.2可編程并行I/P口的擴(kuò)展9.1.1擴(kuò)展概述1.單片機(jī)I/O口擴(kuò)展方法（1）總線擴(kuò)展方法采用總線擴(kuò)展的方法是將擴(kuò)展的并行I/O口芯片連接到MCS-51單片機(jī)的總線上，即數(shù)據(jù)總線使用P0口，地址總線使用P2和P0口，控制總線使用部分P3口。這種擴(kuò)展方法不影響總線上其他擴(kuò)展芯片的連接，在MCS-51單片機(jī)應(yīng)用系統(tǒng)的I/O擴(kuò)展中被廣泛采用。（2）串行口擴(kuò)展方法MCS-51單片機(jī)

2、串行口工作在方式0時，提供一種I/O擴(kuò)展方法。9.1簡單并行I/P口的擴(kuò)展串行口方式0是移位寄存器工作方式，可借助外接串入并出的移位寄存器擴(kuò)展并行輸出口，也可通過外接并入串出的移位寄存器擴(kuò)展并行輸入口。這種擴(kuò)展方法不占用并行總線且可以擴(kuò)展多個并行I/O。由于采用串行輸入輸出的方法，故數(shù)據(jù)傳輸速度較慢。2.I/O擴(kuò)展常用芯片（1）TTL/CMOS鎖存器/緩沖器芯片:如74LS377、74LS374、74LS373、74LS273、74LS244、74LS245等;（2）通用可編程I/O接口芯片:如8255、8

3、155、8729等;（3）可編程陣列:如GAL16V8、GAL20V8等。3.I/O擴(kuò)展中應(yīng)注意的幾個問題（1）訪問擴(kuò)展I/O的方法與訪問外部數(shù)據(jù)存儲器完全相同，使用相同的指令。（2）擴(kuò)展多片I/O芯片或多個I/O設(shè)備時，注意總線的驅(qū)動能力問題;（3）擴(kuò)展I/O口的目的是為了單片機(jī)與外部設(shè)備進(jìn)行信息交換而設(shè)置的一個輸入輸出通道，I/O口最終與外設(shè)相連。（4）在軟件設(shè)計時，I/O口對應(yīng)初始狀態(tài)設(shè)置、工作方式選擇要與外接設(shè)備相匹配。9.1.2擴(kuò)展簡單并行接口1.擴(kuò)展并行輸出口（1）用74LS377擴(kuò)展并行輸出口

4、74LS377是帶有輸出允許端的8D鎖存器，有8個輸入端口、8個輸出端口、1個時鐘輸入端CLK（上升沿有效）和1個允許控制端OE，其功能見表9-1。(見教材P190頁)如圖9-1所示，OE與P2.7相連，74LS377的地址為7FFFH;若與P2.0相連，則地址相應(yīng)為0EFFH?！纠?.1】若以圖9-1為接口電路，將片內(nèi)RAM地址為50H單元的數(shù)據(jù)通過該電路輸出。程序清單如下:MOVDPTR，#7FFFH;數(shù)據(jù)指針指向74LS377MOVA，50H;輸出的50H單元數(shù)據(jù)送累加器AMOVX@DPTR，A;P0

5、口將數(shù)據(jù)通過74LS377輸出（2）用74LS374擴(kuò)展并行輸出口圖9-1MCS-51擴(kuò)展輸出口74LS37774LS374是具有三態(tài)輸出的8D邊沿觸發(fā)器，其功能與74LS377相似，見表9-2。(見教材P190頁)74LS374與單片機(jī)接口電路如圖9-2所示，74LS374的地址為7FFFH。74LS374具有較強(qiáng)的驅(qū)動能力，輸出低電平電流IOL最大可達(dá)24mA，是74LS377的3倍。在有較強(qiáng)驅(qū)動能力要求場合，可選用74LS374作為并行口擴(kuò)展器件。圖9-274LS374與單片機(jī)接口電路2.擴(kuò)展并行輸入

6、口并行輸入擴(kuò)展口比較簡單，只需采用8位緩沖器即可。常用的緩沖器有74LS244，其功能見表9-3。(見教材P191頁)74LS244為單向總線緩沖器，只能一個方向傳輸數(shù)據(jù)。并行輸入接口與單片機(jī)連接如圖9-3所示。圖9-3擴(kuò)展74LS244并行輸入口【例9.2】如圖9-3所示，擴(kuò)展并行輸入口，將輸入口中的8位數(shù)據(jù)送片內(nèi)51H單元。程序清單如下:MOVDPTR，#7FFFH;數(shù)據(jù)指針指向74LS244MOVXA，@DPTR;外部數(shù)據(jù)經(jīng)過74LS244送入累加器AMOV51H，A;數(shù)據(jù)送51H單元保存將上述輸入輸

7、出電路合并即如圖9-4所示。在圖9-4的輸入輸出接口電路中，輸入采用三態(tài)門74HC244，輸出采用8D觸發(fā)器（鎖存器）74HC374。P0口為雙向數(shù)據(jù)線，既能從74HC244輸入數(shù)據(jù)，又能將數(shù)據(jù)通過74HC374輸出。輸出控制信號由P2.0和WR合成，當(dāng)兩者同時為低電平時，或門輸出0，將P0口數(shù)據(jù)鎖存到74HC374，其輸出控制著發(fā)光二極管LED。當(dāng)某線輸出為0時，該線上的LED發(fā)光。輸入控制信號由P2.0和RD合成，當(dāng)二者同時為低電平時，或門輸出為0，選通74HC244，將外部信息輸入到總線。與74HC2

8、44相連的按鍵開關(guān)沒有按下時，輸入全為1;若按下某鍵則所在的線輸入為0?？梢?，輸入輸出都是在P2.0為0時有效,因此它們的口地址為0FEFFH,即占用相同的地址空間。但是由于分別用RD和WR信號控制，因此不會發(fā)生沖突。圖9-4合并輸入輸出口正如前面所提到的，擴(kuò)展I/O口和擴(kuò)展外部RAM一樣，因此訪問外部I/O口就像訪問外部RAM一樣，用的是MOVX類指令。對于圖9-4，如果需要實現(xiàn)的功能是按下任意一個按鍵，對應(yīng)的