數(shù)字電子電路基礎(chǔ)總復(fù)習(xí)

《數(shù)字電子電路基礎(chǔ)總復(fù)習(xí)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、總復(fù)習(xí)注：帶*號標(biāo)注的為重點和難點內(nèi)容第1章數(shù)制和碼制1、數(shù)制與碼制*1）數(shù)制：多位數(shù)碼中每一位的構(gòu)成方法以及從低位到高位的進(jìn)位規(guī)則稱為數(shù)制。（例如有十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制）2）數(shù)制轉(zhuǎn)換：二－十轉(zhuǎn)換：將二進(jìn)制數(shù)中的每一位按權(quán)值相加，就可以得到等值的十進(jìn)制數(shù)。二－十六轉(zhuǎn)換：以小數(shù)點為中心，分別向左向右每4位一組（缺項補(bǔ)零）并代之以等值的十六進(jìn)制數(shù)即可。第1章數(shù)制和碼制1、數(shù)制與碼制*2）數(shù)制轉(zhuǎn)換：二－八轉(zhuǎn)換：以小數(shù)點為中心，分別向左向右每3位一組（缺項補(bǔ)零）并代之以等值的八進(jìn)制數(shù)即可。十－二轉(zhuǎn)換：將整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換。十進(jìn)制數(shù)的整數(shù)部分，除以基

2、數(shù)2，然后取余數(shù)，逆序排列。十進(jìn)制的小數(shù)部分乘以基數(shù)2，取整數(shù)，順序排列。第1章數(shù)制和碼制1、數(shù)制與碼制*2）數(shù)制轉(zhuǎn)換：八－二轉(zhuǎn)換：將八進(jìn)制數(shù)的每一位用等值的3位二進(jìn)制數(shù)代替即可。十六－二轉(zhuǎn)換：將十六進(jìn)制數(shù)的每一位用等值的4位二進(jìn)制數(shù)代替即可。十六－十轉(zhuǎn)換：每一位按權(quán)展開即可。十－十六轉(zhuǎn)換：先轉(zhuǎn)換為二進(jìn)制，再轉(zhuǎn)換為十六進(jìn)制數(shù)即可。第1章數(shù)制和碼制1、數(shù)制與碼制*3）碼制：遵循一定的規(guī)則編制代碼，這些代碼用來表示不同的事物。（例如有二進(jìn)制代碼、二－十進(jìn)制代碼即BCD碼）第1章數(shù)制和碼制2、補(bǔ)碼與反碼*原碼：將二進(jìn)制數(shù)的最高位作為符號為，正數(shù)為0，負(fù)數(shù)為1，其余各

3、位表示數(shù)值。（正數(shù)）反碼＝（正數(shù)）補(bǔ)碼＝（正數(shù)）原碼（負(fù)數(shù)）反碼＝原碼的數(shù)值位求反，符號位不變。（負(fù)數(shù)）補(bǔ)碼＝（負(fù)數(shù)）反碼＋1第2章邏輯代數(shù)基礎(chǔ)3、邏輯代數(shù)中的三個基本定理代入定理：任何一個包含變量A的邏輯等式中，若以另外一個邏輯式代入式中所有A的位置，則等式仍成立。反演定理：對于任何一個邏輯式Y(jié)，若將其中所有的“．”和所有的“＋”互換，將其中所有的“0”和“1”互換，原變量和反變量互換，則得到的結(jié)果就是Y。（注：不屬于單個變量上的反號應(yīng)保留；遵守先括號、然后乘、最后加的運算次序）第2章邏輯代數(shù)基礎(chǔ)3、邏輯代數(shù)中的三個基本定理對偶定理：對于任何一個邏輯式Y(jié)，若

4、將其中所有的“．”和所有的“＋”互換，將其中所有的“0”和“1”互換，則得到的結(jié)果就是Y’。（注：此定理可用來證明兩個邏輯式相等的命題）第2章邏輯代數(shù)基礎(chǔ)4、邏輯函數(shù)的公式法化簡*并項法：AB+AB=A；吸收法：A+AB=A；消項法：AB+AC+BC=AB+ACAB+AC+BCD=AB+AC；消因子法：A+AB=A+B；配項法：A+A=A；第2章邏輯代數(shù)基礎(chǔ)5、卡諾圖化簡特點：按循環(huán)碼的方式排列，幾何位置上相鄰等價于邏輯上相鄰。（上下，左右閉合）方法：將幾何位置相鄰的2n個最小項合并，消去n個共同的因子。原則：能大則大，能少則少，重復(fù)有新，一個不漏。第2章邏輯

5、代數(shù)基礎(chǔ)6、具有無關(guān)項的邏輯函數(shù)化簡*定義：原則：有用當(dāng)1，無用當(dāng)0。第2章邏輯代數(shù)基礎(chǔ)7、邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式*最小項之和（標(biāo)準(zhǔn)與－或式）：最大項之積（標(biāo)準(zhǔn)或－與式）：第3章門電路1、TTL邏輯門電路*懸空等價于接1接地等價于接0門與地之間接大電阻等價于接1門與地之間接小電阻等價于接0第3章門電路2、CMOS邏輯門電路*懸空不允許接地等價于接0門與地之間接大電阻等價于接0門與地之間接小電阻等價于接0第3章門電路3、OC門、三態(tài)門、傳輸門的功能*OC門：可以實現(xiàn)“線與”。三態(tài)門：若使能端EN為有效電平，三態(tài)門與普通門電路一樣；否則輸出為高阻態(tài)，輸入與輸出之間

6、相當(dāng)于斷開。傳輸門：當(dāng)互補(bǔ)的控制信號均為有效電平時，傳輸門導(dǎo)通；否則為高阻態(tài)，輸入與輸出之間相當(dāng)于斷開。第4章組合邏輯電路1、組合邏輯電路的分析組合邏輯電路的分析通常采用代數(shù)法，一般按照以下步驟進(jìn)行：1)根據(jù)給定組合邏輯電路的邏輯圖，從輸入端開始，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式；2)由輸出函數(shù)表達(dá)式，列出它的真值表；3)從邏輯函數(shù)表達(dá)式或真值表，概括出給定組合邏輯電路的邏輯功能。第4章組合邏輯電路2、組合邏輯電路的設(shè)計邏輯功能要求真值表邏輯函數(shù)表達(dá)式化簡變換邏輯圖組合邏輯電路設(shè)計步驟第4章組合邏輯電路3、編碼器編碼就是在選定的一系列二進(jìn)制數(shù)碼中，賦予每個二進(jìn)

7、制數(shù)碼以某一固定含義。能完成編碼功能的電路稱為編碼器。根據(jù)編碼的概念，編碼器的輸入端子數(shù)M和輸出端子數(shù)n應(yīng)該滿足關(guān)系式：M≤2n。編碼器可分為：普通編碼器和優(yōu)先編碼器【能識別輸入（請求編碼）信號的優(yōu)先級別，并進(jìn)行編碼的邏輯部件】（74LS148）編碼器的擴(kuò)展*（用兩片8線-3線優(yōu)先編碼器擴(kuò)展成為16線-4線優(yōu)先編碼器）。第4章組合邏輯電路4、譯碼器譯碼是編碼的逆過程，將輸入的每個二進(jìn)制代碼賦予的含義“翻譯”過來，并給出相應(yīng)的輸出信號。具有譯碼功能的邏輯部件稱為譯碼器。根據(jù)譯碼的概念，譯碼器的輸出端子數(shù)N和輸入端子數(shù)n之間應(yīng)該滿足關(guān)系式：N≤2n。1）二進(jìn)制譯碼

8、器：將n種輸入的組合譯成2n種電路狀態(tài)