----字符發(fā)生器

----字符發(fā)生器

ID:40488360

大小:1.41 MB

頁數(shù):22頁

時間:2019-08-03

----字符發(fā)生器_第1頁
----字符發(fā)生器_第2頁
----字符發(fā)生器_第3頁
----字符發(fā)生器_第4頁
----字符發(fā)生器_第5頁
資源描述:

《----字符發(fā)生器》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫

1、目錄一、設(shè)計任務(wù)與要求…………………………………………………3二、總體框圖…………………………………………………………3三、1、設(shè)計思路……………………………………………………………32、模塊功能……………………………………………………………3三、器件選擇……………………………………………………………4四、功能模塊……………………………………………………………61、ADDRESS1………………………………………………………………62、分頻器DIV……………………………………………………………83、ROM……………………………………………………………………94.16X16點

2、陣的模塊…………………………………………………17五、總體設(shè)計圖………………………………………………………191、工作情況……………………………………………………………202、模塊間的連接關(guān)系…………………………………………………20六、心得體會…………………………………………………………232216x16字符發(fā)生器一.設(shè)計任務(wù)與要求1實驗任務(wù):設(shè)計一個共陰16x16點陣控制接口。在時鐘信號的控制下,使點陣動態(tài)點亮。利用實驗箱上的16x16點陣,設(shè)計字符發(fā)生器,可以循環(huán)顯示預(yù)置字符:【祝二零一零上海世界博覽會圓滿成功】這十六個字。2設(shè)計要求:(1)利用VHDL編寫字符掃描

3、驅(qū)動電路;(2)設(shè)計一個可以自動循環(huán)顯示16個字符的電路;(3)編寫預(yù)置字符的ROM程序生成模塊接入電路。二.總體框圖時鐘脈沖源分頻器行、列選地址存儲器16×16電陣顯示板地址計數(shù)器ROM存儲器圖1:總體框圖1.設(shè)計思路:字符要用16x16點陣顯示所以涉及到行列的顯示,根據(jù)字符將16x16點陣中所需點亮的二極管的內(nèi)容存儲到ROM存儲器中,同時列依次掃描,計數(shù)器對字符串進(jìn)行循環(huán)顯示。此電路由十六進(jìn)制計數(shù)器、ROM存儲器和address1地址存儲器、分頻器和16×16點陣顯示板五部分組成。在時鐘脈沖的作用下,地址計數(shù)器開始計數(shù),再通過ROM存儲器相對應(yīng)的地址單元中的代碼輸出,

4、通過address1以驅(qū)動列選通線產(chǎn)生電路。地址計數(shù)器同時又為行選通線產(chǎn)生電路。地址存儲器隨著地址計數(shù)器計數(shù)值的變化,發(fā)光二極管顯示屏逐行掃描,顯示屏上顯示出字符或圖案。2.各模塊的作用:此電路是由分頻器,十六進(jìn)制計數(shù)器,ROM存儲器,address存儲器組成。分頻器的作用是將實驗箱中的50MHZ的信號分為25KHZ22信號,提供給address與ROM存儲器所需的時鐘信號。Address的作用是在時鐘信號作用下將從ROM中讀出的信號對應(yīng)正確的位置寫在16×16的點陣上。Reset是復(fù)位端,起復(fù)位作用。輸出端qout[15..0]對應(yīng)點陣上的L0—L15,ad[3..0]

5、對應(yīng)點陣上的列,隨著ad[3..0]的增加,從左往右依次選中點陣的各列addr0則決定輸出是在高位還是在低位依次對列掃描。十六位進(jìn)制計數(shù)器的輸出與address的輸出共同作用在ROM的輸入由此決定qout[15..0]的輸出,使得輸出字符循環(huán)顯示。此十六進(jìn)制計數(shù)器是由74LS161實現(xiàn)。ROM存儲器是一個sinrom256X16的存儲數(shù)據(jù)的具有讀寫功能的存儲器,設(shè)計中存儲著【祝二零一零上海世界博覽會圓滿成功】十六個字,在ad[7..0]輸入相應(yīng)地址時讀取sinrom256X16中相應(yīng)的數(shù)據(jù)然后后經(jīng)q[15..0]輸出。主要功能是存儲數(shù)據(jù)。三、選擇器件本設(shè)計包括的主要器件有

6、:Altera?的Cyclone??FPGA型號:EP1C12Q1240C874LS161四輸入與非門、非門。1、實驗中所用芯片:Altera?的Cyclone??FPGA型號:EP1C12Q1240C8表一:EP1C12Q1240C8性能特性EP1C12Q1240C8邏輯單元12.060M4KRAM塊(4KBIT+奇偶校驗)52ROM總量239.616PLLs2最大用戶I/O數(shù)249差分通道103封裝尺寸(mmxmm)240腳PQFP(32X32)I/O管腳數(shù)1732、74LS161和四輸入與非門用來構(gòu)成十六進(jìn)制計數(shù)器(1)器件圖(74LS161為同步置位四位二進(jìn)制計數(shù)

7、器)圖2:十六進(jìn)制74LS161器件22LDN:置數(shù)端ENTENP:使能信號控制端CLRN:置零端CLK:時鐘信號輸入端ABCD:輸入端RCO:進(jìn)位信號輸出端QAQBQCQD:輸出端(2)74LS161內(nèi)部結(jié)構(gòu)圖3:74LS161內(nèi)部結(jié)構(gòu)(3)表二:74LS161功能表CLKCLRNLDNENTENP工作狀態(tài)X0XXX置零10XX預(yù)置數(shù)1111計數(shù)X1100保持X11XX保持22(4)74LS161構(gòu)成的十六進(jìn)制計數(shù)器圖4:十六進(jìn)制計數(shù)器(5)74LS161構(gòu)成的十六進(jìn)制計數(shù)器的仿真波形:圖5:十六進(jìn)制計數(shù)器仿真波形結(jié)果分析:

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。