資源描述：
《內(nèi)存術(shù)語解析》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、內(nèi)存術(shù)語解釋 BANK：BANK是指內(nèi)存插槽de計算單位(也有人稱為記憶庫)，它是計算機系統(tǒng)與內(nèi)存間資料匯流de基本運作單位. 內(nèi)存de速度：內(nèi)存de速度是以每筆CPU與內(nèi)存間數(shù)據(jù)處理耗費de時間來計算，為總線循環(huán)(buscycle)以奈秒(ns)為單位. 內(nèi)存模塊(MemoryModule)：提到內(nèi)存模塊是指一個印刷電路板表面上有鑲嵌數(shù)個記憶體芯片chips，而這內(nèi)存芯片通常是DRAM芯片，但近來系統(tǒng)設(shè)計也有使用快取隱藏式芯片鑲嵌在內(nèi)存模塊上內(nèi)存模塊是安裝在PCde主機板上de專用插槽(Slot)上鑲嵌在Mod
2、ule上DRAM芯片(chips)de數(shù)量和個別芯片(chips)de容量，是決定內(nèi)存模塊de設(shè)計de主要因素. SIMM(SingleIn-lineMemoryModule)：電路板上面焊有數(shù)目不等de記憶IC，可分為以下2種型態(tài)： 72PIN：72腳位de單面內(nèi)存模塊是用來支持32位de數(shù)據(jù)處理量. 30PIN：30腳位de單面內(nèi)存模塊是用來支持8位de數(shù)據(jù)處理量. DIMM(DualIn-lineMemoryModule)：（168PIN）用來支持64位或是更寬de總線，而且只用3.3伏特de電壓
3、，通常用在64位de桌上型計算機或是服務(wù)器. RIMM：RIMM模塊是下一世代de內(nèi)存模塊主要規(guī)格之一，它是Intel公司于1999年推出芯片組所支持de內(nèi)存模塊，其頻寬高達1.6Gbyte/sec. SO-DIMM(SmallOutlineDualIn-lineMemoryModule)（144PIN）：這是一種改良型deDIMM模塊，比一般deDIMM模塊來得小，應(yīng)用于筆記型計算機、列表機、傳真機或是各種終端機等. PLL：為鎖相回路,用來統(tǒng)一整合時脈訊號,使內(nèi)存能正確de存取資料. Rambus內(nèi)存模
4、塊（184PIN）：采用DirectRDRAMde內(nèi)存模塊，稱之為RIMM模塊，該模塊有184pin腳，資料de輸出方式為串行，與現(xiàn)行使用deDIMM模塊168pin，并列輸出de架構(gòu)有很大de差異. 6層板和4層板(6layersV.S.4layers)：指de是電路印刷板PCBPrintedCircuitBoard用6層或4層de玻璃纖維做成，通常SDRAM會使用6層板，雖然會增加PCBde成本但卻可免除噪聲de干擾，而4層板雖可降低PCBde成本但效能較差. Register：是緩存器de意思,其功能是能夠在高速
5、下達到同步de目de. SPD：為SerialPresenceDetectde縮寫，它是燒錄在EEPROM內(nèi)de碼，以往開機時BIOS必須偵測memory，但有了SPD就不必再去作偵測de動作，而由BIOS直接讀取SPD取得內(nèi)存de相關(guān)資料. Parity和ECCde比較：同位檢查碼(paritycheckcodes)被廣泛地使用在偵錯碼(errordetectioncodes)上，他們增加一個檢查位給每個資料de字元(或字節(jié))，并且能夠偵測到一個字符中所有奇(偶)同位de錯誤，但Parity有一個缺點，當(dāng)計算機查到某
6、個Byte有錯誤時，并不能確定錯誤在哪一個位，也就無法修正錯誤. 緩沖器和無緩沖器（BufferV.S.Unbuffer）：有緩沖器deDIMM是用來改善時序(timing)問題de一種方法無緩沖器deDIMM雖然可被設(shè)計用于系統(tǒng)上，但它只能支援四條DIMM.若將無緩沖器deDIMM用于速度為100Mhzde主機板上de話，將會有存取不良de影響.而有緩沖器deDIMM則可使用四條以上de內(nèi)存，但是若使用de緩沖器速度不夠快de話會影響其執(zhí)行效果.換言之，有緩沖器deDIMM雖有速度變慢之虞，但它可以支持更多DIMMde使用
7、. 自我充電(Self-Refresh)：DRAM內(nèi)部具有獨立且內(nèi)建de充電電路于一定時間內(nèi)做自我充電，通常用在筆記型計算機或可攜式計算機等de省電需求高de計算機. 預(yù)充電時間(CASLatency)：通常簡稱CL.例如CL=3，表示計算機系統(tǒng)自主存儲器讀取第一筆資料時，所需de準備時間為3個外部時脈(Systemclock).CL2與CL3de差異僅在第一次讀取資料所需準備時間，相差一個時脈，對整個系統(tǒng)de效能并無顯著影響. 時鐘信號(Clock)：時鐘信號是提供給同步內(nèi)存做訊號同步之用，同步記憶體de存取動
8、作必需與時鐘信號同步. 電子工程設(shè)計發(fā)展聯(lián)合會議(JEDEC)：JEDEC大部分是由從事設(shè)計、發(fā)明de制造業(yè)尤以有關(guān)計算機記憶模塊所組成de一個團體財團，一般工業(yè)所生產(chǎn)de記憶體產(chǎn)品大多以JEDEC所制定de標(biāo)準為評量. 只讀存儲器RO
