基于FPGA的千兆以太網(wǎng)通信板的設計與實現(xiàn)

《基于FPGA的千兆以太網(wǎng)通信板的設計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在教育資源-天天文庫。

1、第39卷第i期JournalofHena河n南N師orm范a大lU學n學iv報ers(it自y然(N科at學ur版al)ScienceEdition)．39No．12011年1月Jan．2011文奄編號：1000—2367(2011)O1—0086—04基于FPGA的干兆以太網(wǎng)通信板的設計與實現(xiàn)王長清，陳棟(1．河南師范大學物理與信息工程學院，河南新鄉(xiāng)453007；2．新鄉(xiāng)學院現(xiàn)代教育技術中心，河南新鄉(xiāng)453003)摘要：針對CPCI架構通用信號處理平臺上利用系統(tǒng)自身以太網(wǎng)絡接口實現(xiàn)數(shù)據(jù)傳輸效率低、擴展性差等問題，提出一種采用高速Link口基于FPGA上硬核Power

2、PC405的嵌入式千兆以太網(wǎng)通信實現(xiàn)方案，詳細說明了以太網(wǎng)通信板卡的硬件和邏輯的實現(xiàn)，并分析了TCP／IP性能最大化的技術．關鍵詞：千兆以太網(wǎng)；FPGA；PowerPC405中圖分類號：TNg19．6文獻標志碼：A傳統(tǒng)基于CPCI架構通用信號處理平臺，由于其并行CPCI總線物理傳輸速率的限制，加上存在以太網(wǎng)協(xié)議系統(tǒng)消耗，造成通過主板網(wǎng)絡接口數(shù)據(jù)傳輸效率很低，遠遠不能滿足雷達、聲納等復雜系統(tǒng)對網(wǎng)絡通訊帶寬的需求j．采用新型高性能FPGA芯片，利用高速Iink口4GByte／s傳輸帶寬，開發(fā)新的千兆以太網(wǎng)通信板，實現(xiàn)以太網(wǎng)和高速Link口數(shù)據(jù)的交互，解決通用CPCI架構信

3、號處理平臺之間數(shù)據(jù)傳輸?shù)腎O瓶頸問題．千兆以太網(wǎng)通信板是滿足CPCI規(guī)范的一個功能模塊，可以靈活的應用到模擬器、信號處理和數(shù)據(jù)采集等實際CP—cI架構系統(tǒng)中，從而滿足武器裝備系統(tǒng)網(wǎng)絡化、通用化、一體化、模塊化的要求．1基于FPGA的千兆以太網(wǎng)通信板的系統(tǒng)應用基于FPGA的千兆以太網(wǎng)通信板在CPCI架構通用信號處理平臺上實現(xiàn)聲納模擬系統(tǒng)應用時實現(xiàn)框圖如下圖1示，模擬的聲納信號需要通過以太網(wǎng)傳送給Linux集群計算機．在基于FPGA的千兆以太網(wǎng)通信卡的信號處理平臺上，DSP板、A／D板、D／A板千兆以人網(wǎng)和千兆以太網(wǎng)通信板之間的高速、大容量數(shù)以以據(jù)交換是通過高速Link口

4、來實現(xiàn)的．系統(tǒng)間太太路LinuxAD網(wǎng)網(wǎng)的數(shù)據(jù)交互是通過千兆以太網(wǎng)實現(xiàn)的，利用}{數(shù)數(shù)由集群DA據(jù)據(jù)器計算高速Link口，通過千兆以太網(wǎng)數(shù)據(jù)通信板，通通機訊訊實現(xiàn)系統(tǒng)高速Link口和千兆以太網(wǎng)的無縫板板12銜接，從而能夠解決CPCI總線帶寬問題，實CPC1架構信號處理甲臺現(xiàn)數(shù)據(jù)的和Linux集群機等其他應用系統(tǒng)的共享和交互．CPCI總線(32bit×33Mhz)千兆以人網(wǎng)主要用于實現(xiàn)系統(tǒng)主板和功能板卡(DSP圖l基于FPGA的干兆以瓜網(wǎng)通信板的系統(tǒng)心用原理圖板、A／D板、D／A板或千兆以太網(wǎng)通信板)，以及功能板卡間數(shù)據(jù)互連，完成系統(tǒng)控制、配置和低速數(shù)據(jù)傳輸?shù)裙δ埽贑

5、PCI架構通用信號處理平臺和Linux集群計算機之間實現(xiàn)高速網(wǎng)絡數(shù)據(jù)交互的實現(xiàn)主要工作是開收稿日期：2010-07—12基金項目：河南省教育廳科技攻關項目(2006510012)作者簡介：王長清(1973一)，男，河南安陽人，河南師范大學副教授，博士，主要從事嵌入式系統(tǒng)設計和信號處理研究第1期王長清等：基于FPGA的千兆以太網(wǎng)通信板的設計與實現(xiàn)87發(fā)Link鏈路口到以太網(wǎng)通信的CPCI架構板卡．2基于FPGA的千兆以太網(wǎng)通訊板卡的開發(fā)本設計采用了基于PowerPC405處理器的SOPC解決方案，實現(xiàn)了基于FPGA的高速嵌入式通信系統(tǒng)板卡，數(shù)據(jù)通過千兆以太網(wǎng)實現(xiàn)系統(tǒng)間互

6、連與共享，主要介紹硬件和邏輯開發(fā)方面工作．2．1通訊板硬件開發(fā)設計的千兆以太網(wǎng)通信板卡符合CPCI架構U6板卡標準，是基于XilinxXC4VFX20系列FPGA，內(nèi)部集成了PowerPC405處理器，1000M以太網(wǎng)MAC模塊，運行頻率高達300MHz．FPGA實現(xiàn)Iink鏈路口數(shù)據(jù)到以太網(wǎng)MAC層數(shù)據(jù)的轉換．PCI接口芯片本地總線的接口邏輯，系統(tǒng)控制等功能．PLX9056實現(xiàn)了CPCI接口邏輯．在板上擴展了兩片MICRON公司的256MbDDR內(nèi)存，作為上電時操作系統(tǒng)的加載和運行空問．采用Marvell公司的千兆以太網(wǎng)PHY芯片88E1ll1和帶隔離器的RJ45接

7、口，加上FPGA中的MACIP核實現(xiàn)網(wǎng)絡數(shù)據(jù)的傳輸功能．PlatformFlash用于存儲FPGA配置文件和系統(tǒng)文件．本設計擴展了1個RS422串行接口用于嵌入式軟件的調(diào)試．整個系統(tǒng)的硬件功能原理結構框圖如圖2所示．在進行電路設計時，要特別注意作為電路核心器件FPGA各個引腳的連接．重要快速的時鐘信號必—==—HPlatformFASHILINK：須接到全局時鐘引腳上；和DDR、PHY芯片連接引，；9nlHlDDRSDRAMIHPHYI*--腳所在的BANK需要提供電壓參考要考慮DDR、CPCI靄司]PHY芯片的工作電壓；DDR布線時，數(shù)據(jù)和地址線!