資源描述:
《計算機組成原理 2009計算機組成原理考研真題》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、2009計算機組成原理考研真題11.馮×諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中,CPU區(qū)分它們的依據(jù)是(c)。A指令操作碼的譯碼結(jié)果B指令和數(shù)據(jù)的尋址方式C指令周期的不同階段D指令和數(shù)據(jù)所在的存儲單元12.一個C語言程序在一臺32位機上運行。程序中定義了三個變量x,y和z,其中x和z為int型,y為short型。當x=127,y=-9時,執(zhí)行賦值語句z=x+y后,x,y和z的值分別是(d)。Ax=0000007FH,y=FFFF9H,z=00000076HBx=0000007FH,y=FFFF9H,z
2、=FFFF0076HCx=0000007FH,y=FFFF7H,z=FFFF0076HDx=0000007FH,y=FFFF7H,z=00000076H13.浮點數(shù)加、減運算過程一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示,且位數(shù)分別為5位和7位(均含2位符號位)。若有兩個數(shù)X=27×29/32,Y=27×5/8,則用浮點加法計算X+Y的最終結(jié)果是(d)。A001111100010B001110100010C010000010001D發(fā)生溢出14某計算機的Cache共有16
3、塊,采用2路組相連映射方式(即每組2塊)。每個主存塊大小為32字節(jié),按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的Cache組號是(c)。A0B2C4D615.某計算機主存容量為64KB,其中ROM區(qū)為4KB,其余為RAM區(qū),按字節(jié)編址?,F(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計該存儲器,則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是(d)。A1,15B2,15C1,30D2,3016.某機器字長16位,主存按字節(jié)編址,轉(zhuǎn)移指令采用相對尋址,由兩個字節(jié)組成,第一字節(jié)為操作碼字節(jié),第二字節(jié)為相對位
4、移量字節(jié)。假定取指令時,每取一個字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H,相對位移量字段內(nèi)容為06H,則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標地址是(c)。A2006HB2007HC2008HD2009H17.下列關(guān)于RISC的敘述中,錯誤的是(a)。ARISC普遍采用微程序控制器BRISC大多數(shù)指令在一個時鐘周期內(nèi)完成CRISC的內(nèi)部通用寄存器數(shù)量相對CISC多DRISC的指令數(shù)、尋址方式和指令格式種類相對CISC少18.某計算機的指令流水線由四個功能段組成,指令流經(jīng)各功能段的時間(忽略功能段之間的緩存時間)分
5、別為90ns、80ns、70ns、60ns,則該計算機的CPU時鐘周期至少是(a)。A90nsB80nsC70nsD60ns19.相對于微指令控制器、硬布線控制器的特點是(d)。A指令執(zhí)行速度慢,指令功能的修改和擴展容易B指令執(zhí)行速度慢,指令功能的修改和擴展難C指令執(zhí)行速度快,指令功能的修改和擴展容易D指令執(zhí)行速度快,指令功能的修改和擴展難20.假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息,一個總線周期占用2個時鐘周期,總線時鐘頻率為10MHz,則總線帶寬是(b)。A10MBPsB20MBPsC40MBPsD8
6、0MBPs22.下列選項中,能引起外部中斷的事件是(a)。A鍵盤輸入B除數(shù)為0C浮點運算下溢D訪存缺頁23.單處理器系統(tǒng)中,可并行的是(d)。I.進程與進程II.處理器與設(shè)備III.處理器與通道IV.設(shè)備與設(shè)備AI,II和IIIBI,II和IVCI,III和IVDII,III和IV43.某計算機的CPU主頻為500MHz,CPI為5(即執(zhí)行每條指令平均需要5個時鐘周期)。假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MBPs,采用中斷方式與主機進行數(shù)據(jù)傳送,以32位為傳輸單位,對應(yīng)的中斷服務(wù)程序包含18條指令,中斷服務(wù)的其他開銷相
7、當于2條指令的執(zhí)行時間。請回答下列問題,要求給出計算過程。(1)在中斷方式下,CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少?(2)當該外設(shè)的數(shù)據(jù)傳輸率達到5MB/s時,改用DMA方式傳送數(shù)據(jù)。假定每次DMA傳送大小為5000B,且DMA預處理和后處理的總開銷為500個時鐘周期,則CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少?(假設(shè)DMA與CPU之間沒有訪存沖突)44.某計算機字長16位,采用16位定長指令字結(jié)構(gòu),部分數(shù)據(jù)通路結(jié)構(gòu)如圖17所示。圖17中所有控制信號為1時表示有效、為0時表示
8、無效,例如控制信號MDRinE為1表示允許數(shù)據(jù)從DB打入MDR,MDRin為1表示允許數(shù)據(jù)從總線打入MDR。假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令“ADD(R1),R0”的功能為(R0)+((R1))->(R1),即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元的數(shù)據(jù)相加,并將結(jié)果送入R1的內(nèi)容所指主存單元中保存。表1給出了上述指令取指和譯碼階段每個節(jié)拍(時鐘周