微電子與電路基礎(chǔ)作業(yè)一

《微電子與電路基礎(chǔ)作業(yè)一》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、微電子與電路基礎(chǔ)作業(yè)一:個(gè)人計(jì)算機(jī)的原理與組成信息科學(xué)技術(shù)學(xué)院11級(jí)本科生學(xué)號(hào)1100012727摘要：本文主要講述個(gè)人計(jì)算機(jī)的原理與組成，其中重點(diǎn)介紹計(jì)算機(jī)控制器及與z相關(guān)的存儲(chǔ)器原理與組成。計(jì)算機(jī)的原理與信息表示：眾所周知，計(jì)算機(jī)是用二進(jìn)制來表示信息的，8個(gè)二進(jìn)制位為一個(gè)字節(jié)（B）,Z后的單位為千字節(jié)（KB）、兆字節(jié)（MB）,以及GB、TB等等。通過不同的解釋方案，這些二進(jìn)制位的信息既可以被解釋成為整形（int）＞字符（char）、浮點(diǎn)數(shù)（float）等編程中的基礎(chǔ)類型，又可以被解釋成為圖像、聲音、指紋等等高

2、級(jí)的信息表示。而Z所以用二進(jìn)制，是因?yàn)槎M(jìn)制可以較好地對(duì)應(yīng)物理當(dāng)中的電路狀態(tài)：用電容的高電平來表示1,用低電平來表示0。同時(shí)通過一系列的邏輯電路（高中學(xué)過的與、或、非門電路是最基礎(chǔ)的典型）來改變這些電容的狀態(tài)，從而達(dá)到改變信息的目的，如下圖所示：1才匚addressBitLineT數(shù)、據(jù)線選通線電容1bit計(jì)算機(jī)的基本組成:計(jì)算機(jī)的組成，從邏輯上講，只有控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備四種，而今天的個(gè)人計(jì)算機(jī)紐成已經(jīng)十分復(fù)雜，控制功能已不再單獨(dú)集成于CPU上?？偟膩碚f，個(gè)人計(jì)算機(jī)通過總線將控制器與存儲(chǔ)器及其它外

3、置設(shè)備連接到一起（而我們通常所說的32位機(jī)64位機(jī)則是指總線一次能夠傳輸?shù)亩M(jìn)制位的個(gè)數(shù)）:根據(jù)馮?諾依曼體系結(jié)構(gòu)，程序被存儲(chǔ)在存儲(chǔ)器當(dāng)中。事實(shí)上計(jì)算機(jī)的電源一經(jīng)接通，就開始執(zhí)行存儲(chǔ)在CMOS芯片當(dāng)中的指令，該芯片保存了實(shí)時(shí)時(shí)鐘的數(shù)據(jù)以及川戶設(shè)定的某些參數(shù)，進(jìn)何引導(dǎo)計(jì)算機(jī)進(jìn)入操作系統(tǒng)當(dāng)中。此后根據(jù)己經(jīng)存儲(chǔ)好的程序以及來口用戶和程序執(zhí)行中間的指令中斷對(duì)存儲(chǔ)在存儲(chǔ)器當(dāng)中的信息做出改變。同時(shí)通過各種外圍輸出設(shè)備及其接口來將二進(jìn)制的信息轉(zhuǎn)化成人類可以直觀理解的信息。然而，計(jì)算機(jī)中不同的部件處理信息的能力是不同的，中央處理

4、器（CPU）處理速度最快，而各種外存儲(chǔ)器以及輸入設(shè)備的存取速度相比較而言則要慢的很多（現(xiàn)代CPU的主頻可以達(dá)到GHz的水平，而像鼠標(biāo)鍵盤打印機(jī)這樣的外I韋I設(shè)備則慢了不止一個(gè)數(shù)量級(jí)），為了解決計(jì)算機(jī)各個(gè)部件處理信息速度不一?樣造成計(jì)算資源浪費(fèi)的問題，計(jì)算機(jī)體系結(jié)構(gòu)的設(shè)計(jì)者們提出了緩存（cache）的思想：比如在打卬機(jī)的接口加入一個(gè)緩存，使CPU將所有要打印的東西一次性發(fā)送到緩存中，然后再由緩存向打印機(jī)緩慢輸出要打印的數(shù)據(jù)。這方面最典型的實(shí)例就是CPU-高速緩存一內(nèi)存一磁盤的處理器一存儲(chǔ)器結(jié)構(gòu)。在運(yùn)行程序的時(shí)候，先

5、將磁盤中的指令和已經(jīng)保存的數(shù)據(jù)加載到內(nèi)存當(dāng)中；在程序執(zhí)行的同時(shí)，再將近期經(jīng)常用到的數(shù)據(jù)加載到高速緩存當(dāng)中供CFU使用，一般來說這些存儲(chǔ)器的存取速度和單位價(jià)榕是反相關(guān)的，磁盤價(jià)格最低，存取速度最慢，CPU寄存器的價(jià)格最高，存取速度也最快。這樣的結(jié)構(gòu)能使計(jì)算機(jī)當(dāng)屮的計(jì)算資源能夠得到最人化地利用。事實(shí)上為了提高計(jì)算性能，現(xiàn)代個(gè)人計(jì)算機(jī)的高速緩存己經(jīng)做到了三層。中央處理器（CPU）的組成結(jié)構(gòu):中央處理器（CentralProcessUnit,CPU）通常由寄存器、運(yùn)算器以及控制器三部分組成,它們各司其職乂互相配合從而得到

6、了今天的擁有高性能計(jì)算的處理器：CPUCPU輸岀的控制信號(hào)CPU輸岀的控制信號(hào)ALU程序計(jì)數(shù)器寄存器B指令寄療器內(nèi)部數(shù)據(jù)總線外療儲(chǔ)器控制信號(hào)AR地址寄咿地址總線（AB）PC指?譯碼器In1In2寡術(shù)邏輯運(yùn)算累加器At[R暫存器DR7搖總土CPU內(nèi)部結(jié)構(gòu)框國其屮ALU（算術(shù)邏輯部件）就是通常所說的運(yùn)算器；寄存器負(fù)責(zé)存儲(chǔ)■讀取數(shù)據(jù)（如前所述，其存儲(chǔ)數(shù)據(jù)的速度是計(jì)算機(jī)所有存儲(chǔ)設(shè)備屮最快的）；控制器則負(fù)責(zé)控制數(shù)據(jù)的傳輸。CPU本質(zhì)上是對(duì)指令的執(zhí)行設(shè)備。在一個(gè)時(shí)鐘周期內(nèi)（吋鐘周期是指裝載在CPU內(nèi)部的脈沖器發(fā)出的脈沖的頻率

7、，它決定了該CPU的處理速度）。CPU執(zhí)行一條指令可以分為以下四步：1?程序控制器給主存儲(chǔ)器發(fā)岀當(dāng)詢指令地址，讓RAM（隨機(jī)存儲(chǔ)器，一般是內(nèi)存或高速緩存）把指令取出送給它，程序控制器對(duì)指令內(nèi)容進(jìn)行“解釋”，按照CPU的規(guī)定，弄清指令應(yīng)該完成的運(yùn)算操作。2.根據(jù)指令収數(shù)據(jù)，-?般是從CPU的寄存器組中取數(shù)，或者從主存儲(chǔ)器當(dāng)中取數(shù)，不同的指令會(huì)有不同的取數(shù)規(guī)則。從主存儲(chǔ)器當(dāng)屮取出的數(shù)會(huì)直接參與運(yùn)算，或者不參與運(yùn)算而直接存儲(chǔ)到寄存器組內(nèi)。3.根據(jù)指令，指揮ALU進(jìn)行運(yùn)算，運(yùn)算結(jié)果存于寄存器組內(nèi)，寄存器組的數(shù)也可以轉(zhuǎn)存到

8、主存儲(chǔ)器。4.處理中斷。檢測是否存在要求暫時(shí)中斷程序正常執(zhí)行的界常信號(hào)，必要時(shí)轉(zhuǎn)入中斷子程序，處理中斷后返回，繼續(xù)正常的程序。5.程序計(jì)數(shù)器根據(jù)指令當(dāng)屮的卜一條指令的地址更新自己的數(shù)據(jù)，從而再執(zhí)行步驟lo小結(jié):木文僅僅是對(duì)計(jì)算機(jī)組成及原理進(jìn)行了淺層次的探討與解釋。希望今后能冇更多機(jī)會(huì)了解計(jì)算機(jī)以及具他電子計(jì)算設(shè)備的原理與紐成。