可重構(gòu)計(jì)算的調(diào)研

《可重構(gòu)計(jì)算的調(diào)研》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、工程技術(shù)文件題目:可重構(gòu)計(jì)算的調(diào)研摘要：本文綜述了當(dāng)前可重構(gòu)計(jì)算系統(tǒng)的發(fā)展概況和關(guān)鍵技術(shù)，并闡述了一些想法。歸檔類簽名項(xiàng)相關(guān)項(xiàng)相關(guān)人日期相關(guān)項(xiàng)簽名日期接收擬制王峰2004/12/15歸檔課題組長打字王峰登記號(hào)校核位W/ID號(hào)MR號(hào)審核保管期限長期分類號(hào)總工關(guān)鍵詞可重構(gòu)計(jì)算當(dāng)前路徑歸檔路徑工程歸類可重構(gòu)計(jì)算調(diào)研綜述中國科學(xué)技術(shù)大學(xué)計(jì)算機(jī)系信息處理實(shí)驗(yàn)室可重構(gòu)計(jì)算的調(diào)研4(1)簡介4(2)技術(shù)5(3)硬件55.4.3.耦合532傳統(tǒng)的FPGA63.7.邏輯塊的粒度63.8.異類（特異）的陣列63.9.布線資源73.10.—

2、維結(jié)構(gòu)73.11.多片F(xiàn)PGA系統(tǒng)73.12.硬件的總結(jié)7(4)軟件75.4.4.軟硬件劃分85.4.4.線路描述95.4.4.線路庫95.4.4.線路產(chǎn)生器95.4.4.部分賦值95.4.4.存儲(chǔ)分配105.4.4.并行化105.4.4.多FPGA系統(tǒng)軟件105.4.4.設(shè)計(jì)測試105.4.4.軟件的總結(jié)11(5)運(yùn)行時(shí)可重構(gòu)115.4.5.可重構(gòu)模型115.5.單上下文115.5.多上下文125.5.部分重構(gòu)125.5.流水線可重構(gòu)1252運(yùn)行時(shí)部分賦值12??編輯和配置的調(diào)度12??快速配置131..配置信息的預(yù)

3、取131..配置信息的壓縮131.對(duì)部分重構(gòu)系統(tǒng)進(jìn)行重新布局和完全分段.132.配置信息Cache14??RTR存在的問題14??運(yùn)行時(shí)可重構(gòu)的總結(jié)14(1)對(duì)于可重構(gòu)系統(tǒng)實(shí)現(xiàn)的一些想法14(2)可重構(gòu)計(jì)算相關(guān)的一些項(xiàng)目和技術(shù)18(3)結(jié)論19可重構(gòu)計(jì)算的調(diào)研1.簡介在常規(guī)計(jì)算屮，算法的實(shí)現(xiàn)有兩個(gè)基本的方法。第一個(gè)方法是使用硬連線邏輯(hard-wiredlogic),包括ASIC(ApplicationSpecificIntegratedCircuit)和rtl—些獨(dú)立的元件構(gòu)成的一個(gè)板級(jí)(board-level)的

4、解決方案，，這些都是用硬件來實(shí)現(xiàn)算法的操作。ASIC是針對(duì)一個(gè)特定計(jì)算而設(shè)計(jì)的，所以它們?cè)趫?zhí)行這些特定的計(jì)算時(shí)具有很髙的速度，效率和精度。但是硬件線路一旦被制作好后是不能夠被改變的，這就意味著當(dāng)線路的盂求改變時(shí)就要去重新設(shè)計(jì)和重新加工新的芯片，哪怕只是芯片上的部分線路需要修改，也要重新制作整個(gè)芯片。這是一個(gè)昂貴的過程。板級(jí)的線路也有不靈活的缺陷，在應(yīng)用改變時(shí)需要重新設(shè)計(jì)和重新布局的情況也是頻繁發(fā)生的。第二個(gè)方法是使用軟件可編程微處理器，這是一個(gè)比較靈活的解決方案。處理器執(zhí)行一個(gè)指令集來進(jìn)行計(jì)算。通過改寫軟件指令，系統(tǒng)的

5、功能就能夠被改變，這時(shí)是不需要改變硬件的。但是它的運(yùn)算速度要比ASIC慢。這吋因?yàn)樘幚砥鞅仨殢拇鎯?chǔ)器屮讀取每條指令，對(duì)它進(jìn)行解碼，然后才能夠執(zhí)行這條指令。這個(gè)方案使每個(gè)獨(dú)立的操作具有了更高的執(zhí)行開銷。更進(jìn)一步的，指令集是rtl處理器決定的，處理器指令集中沒有的那些操作只能使用那些己有的指令來實(shí)現(xiàn)?？芍貥?gòu)計(jì)算被設(shè)計(jì)用來填補(bǔ)碩件與軟件之I'可的鴻溝，從而在保持實(shí)現(xiàn)靈活性比硬件高的同時(shí)得到比軟件實(shí)現(xiàn)更高的性能?？芍貥?gòu)器件，包括一個(gè)FPGA(現(xiàn)場可編程門陣列)，它具有一個(gè)計(jì)算單元陣列，具體實(shí)現(xiàn)的功能由多個(gè)可編程的配置位來確定。

6、這些計(jì)算單元，有的就是一些邏輯塊，通過一些可編程的布線(routing)互相連接在一起。在這里，定制的數(shù)字線路能夠被映射為可重構(gòu)的硬件，它們通過計(jì)算這個(gè)線路需要使用哪些邏輯塊實(shí)現(xiàn)哪些邏輯功能，然后進(jìn)行布線將這些邏輯塊互連來形成最后需要的線路。FPGA和可重構(gòu)計(jì)算己經(jīng)在很多應(yīng)用中顯示出了很好的性能。比如，在數(shù)據(jù)加密領(lǐng)域，就能夠來進(jìn)行并行和細(xì)粒度數(shù)據(jù)的處理間的平衡。在［ElbirtandPaar2000］上的文章就提到了一個(gè)SerpentBlockCipher的實(shí)現(xiàn)。另外，一個(gè)應(yīng)用于解密領(lǐng)域的大數(shù)因式分解的可重構(gòu)計(jì)算的實(shí)現(xiàn)

7、在［KimandMangione-Simth2000］中提出。文章［HauserandWawrzynek1997］中有一個(gè)DES加密算法的快速實(shí)現(xiàn)。在文［Leungetal.2000］中有一個(gè)橢圓曲線加密算法的FPGA實(shí)現(xiàn)。其它一些新近的采用可重構(gòu)硬件的應(yīng)用也顯示出了很好的性能，比如：［RencherandHutchings1997］中的自動(dòng)目標(biāo)識(shí)別,［WeinhardtandLuk1999］中的串模式匹配,［Dollasetal.199&Sotiriadesetal.2000］屮的GolombRulerDerivat

8、ion,［Huelsbergen2000］屮的動(dòng)態(tài)圖的傳遞閉包，［Zhongetal.1998］中的Booleansatisfiability?［Huangetal.2000］中的數(shù)據(jù)壓縮以及［GrahamandNelson1996］中的環(huán)球推銷員的遺傳算法。為了能夠得到性能上的好處，同時(shí)又能夠支持更廣泛的應(yīng)用，可重構(gòu)系統(tǒng)經(jīng)常由一