電路設(shè)計(jì)心得

《電路設(shè)計(jì)心得》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。

1、1）基本所有芯片的電源和地之間都要接電容，一般接個(gè)104就行，而對(duì)供給電源的電路，要在輸出電壓前加一個(gè)二極管和電容，減/J負(fù)載電路對(duì)電源電路的影響2）三端穩(wěn)壓器輸出電壓要接電阻到地3）電路需要考慮溫度系數(shù)，高的負(fù)溫度系數(shù)可以用電阻的正溫度性來(lái)補(bǔ)償4）繪制PCB板時(shí)，過(guò)孔不應(yīng)過(guò)大，過(guò)大則孔間電容電感太大，靜電特性差5）整流二極管1N4007的應(yīng)用6)注意觀察穩(wěn)壓管輸入電壓是否已經(jīng)經(jīng)過(guò)濾波及旁路,如果已經(jīng)有了，則無(wú)需再次濾波及旁路7）信號(hào)需要上下拉的原因很多，但也不是個(gè)個(gè)都要拉。上下拉電阻拉一個(gè)單純的輸入信號(hào)，電流也就幾十微安以下，但拉一個(gè)被驅(qū)

2、動(dòng)了的信號(hào)，其電流將達(dá)毫安級(jí)，現(xiàn)在的系統(tǒng)常常是地址數(shù)據(jù)各32位，可能還有244/245隔離后的總線及其它信號(hào)，都上拉的話,幾瓦的功耗就耗在這些電阻上了8）大部分存儲(chǔ)器的功耗在片選有效時(shí)（不論0E和WE如何）將比片選無(wú)效時(shí)大100倍以上，所以應(yīng)盡可能使用CS來(lái)控制芯片，并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度。9）總的來(lái)說(shuō)去耦電容越多電源當(dāng)然會(huì)更平穩(wěn)，但太多了也有不利因素：浪費(fèi)成本、布線困難.上電沖擊電流太大等。去耦電容的選用并不嚴(yán)格，可按c二1/F,即10MHz取0.1“F,100MHz取0.01mFo旁路是把輸入信號(hào)中的干擾作為濾

3、除對(duì)象，而去耦是把輸出信號(hào)的干擾作為濾除對(duì)象，防止干擾信號(hào)返回電源。這應(yīng)該是他們的本質(zhì)區(qū)別。10）模擬地和數(shù)字地要分開(kāi)處理，然后通過(guò)細(xì)的走線連在一起，或者單點(diǎn)接在一起?？偟乃枷胧潜M量阻隔數(shù)字地上的噪聲竄到模擬地上?？刂葡到y(tǒng)應(yīng)采用一點(diǎn)接地。一般情況下高頻電路就近多點(diǎn)接地。低頻電路中，布線和元件間的電感不是什么大問(wèn)題，然而接地形成的環(huán)路的干擾影響很大，因此常以一點(diǎn)作為接地點(diǎn)。頻率在1MHz可用1點(diǎn)接地，10M以上多點(diǎn)接地。。11）交流地與信號(hào)地不能共用。由于在一段電源地線的兩點(diǎn)間會(huì)有數(shù)MV甚至幾v電壓對(duì)低電平信號(hào)電路來(lái)說(shuō)是個(gè)很大的干擾，因此必須加

4、以隔離和防止。12）為了提高抗共模干擾能力，對(duì)于模擬信號(hào)可采用屏蔽浮技術(shù)13）在數(shù)字和模擬等混合電路中，往往要求兩個(gè)地分開(kāi)，并且單點(diǎn)連接。我們可以用一個(gè)0歐的電阻來(lái)連接這兩個(gè)地，而不是直接連在一起。這樣做的好處就是，地線被分成了兩個(gè)網(wǎng)絡(luò)，在大面積鋪銅等處理時(shí)，就會(huì)方便得多。附帶提示一下，這樣的場(chǎng)合，有時(shí)也合用電感或者磁珠等來(lái)連接。14）放大器（如4558和5532）大都工作在閉環(huán)狀態(tài)，所以要求閉環(huán)后不能自激.運(yùn)放可以接入負(fù)反饋電路，而比較器則不能使用負(fù)反饋，雖然比較器也有同相和反相兩個(gè)輸入端，但因?yàn)槠鋬?nèi)部沒(méi)有相位補(bǔ)償電路，所以，如果接入負(fù)反饋

5、，電路不能穩(wěn)定工作。內(nèi)部無(wú)相位補(bǔ)償電路，這也是比較器比運(yùn)放速度快很多的主要原因。