基于VerilogHDL的通信系統(tǒng)設(shè)計 第2章 常用Verilog語法

《基于VerilogHDL的通信系統(tǒng)設(shè)計 第2章 常用Verilog語法》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、第2章常用Verilog語法基于VerilogHDL的通信系統(tǒng)設(shè)計基于VerilogHDL的通信系統(tǒng)設(shè)計VerilogHDL作為一種高級的硬件描述編程語言，能夠發(fā)展到今天，與其本身的優(yōu)越性有著很大的關(guān)系。它簡單易學，語法更貼近硬件行為，同時還借鑒了許多C語言中的高級語句，支持多種層次、多種方式的描述，大大提高了設(shè)計的效率。想要全面掌握Verilog語言，首先得要從語法基礎(chǔ)學起，下面將對VerilogHDL中的基本語法通過實例的方式來逐一加以初步的介紹?；赩erilogHDL的通信系統(tǒng)設(shè)計2-1模塊模塊（module）是Veril

2、og的基本描述單位，用來描述某個設(shè)計的功能或結(jié)構(gòu)及與其它模塊通信的外部端口。一個模塊由兩部分組成，一部分是描述其邏輯功能，另一部分描述接口。moduleblock_adder(ina,inb,cin,count,sum);inputcin;input[3:0]ina,inb;outputcount;output[3:0]sum;assign{count,sum}=ina+inb+cin;下面將通過一個簡單的例子來描述模塊的定義，如圖2-1所示。圖2-1模塊的結(jié)構(gòu)基于VerilogHDL的通信系統(tǒng)設(shè)計2-2標識符、關(guān)鍵詞和注釋2-2

3、-1標識符在使用標識符的時候應當注意以下幾點：要區(qū)分字母的大小寫。標識符的第一個字母不能為數(shù)字或者&，但是可以是字母或下劃線。系統(tǒng)函數(shù)或系統(tǒng)任務(wù)必須在標識符前加&。標識符長度超過1024（是1024字節(jié)嗎？請確定）就會報錯。2-2-2關(guān)鍵詞關(guān)鍵詞是被VerilogHDL定義中所保留的一系列字，例如，標識符“always”（關(guān)鍵詞）與標識符ALWAYS（非關(guān)鍵詞）是不同的?；赩erilogHDL的通信系統(tǒng)設(shè)計2-2-3注釋VerilogHDL中有兩種注釋方式。是以“/*”符號開始，“*/”結(jié)束，在此之間的都是注釋語句，可擴展多行，

4、如：/*......*/是以//開頭的語句，只有一行注釋，如://...基于VerilogHDL的通信系統(tǒng)設(shè)計2-3數(shù)字值集合0：邏輯0或“假”。1：邏輯1或“真”。X：未知值。Z：高阻。本小節(jié)介紹VerilogHDL的值的集合和常量（整數(shù)型、實數(shù)型和字符型）以及變量等。值的集合在VerilogHDL語言中有四種基本值類型?；赩erilogHDL的通信系統(tǒng)設(shè)計2-4運算符和表達式VerilogHDL語言的運算符范圍很廣，按功能分可以分為以下幾類：邏輯運算符（&&、

5、

6、、?。?。關(guān)系運算符（>、<、>=、<=）。算術(shù)運算符（+、－、

7、×、÷）。條件運算符（？：）。等式運算符（==、!=、===、!==）。移位運算符（<<、>>）。拼接運算符（{}）。位運算符（~、

8、、^、&、^~）?？s位運算符?；赩erilogHDL的通信系統(tǒng)設(shè)計2-5行為語句下述語句是VerilogHDL中兩種主要的過程語句，絕大多數(shù)的過程模塊都從屬于這兩種語句：“initial”語句?！癮lways”語句。2-5-1過程語句基于VerilogHDL的通信系統(tǒng)設(shè)計2-5-2條件語句在VerilogHDL有三種語句，其語句分別如下：“if_else”語句是用來判斷所給定的條件是否滿足，根據(jù)判

9、定的結(jié)果（真或假）決定執(zhí)行給出的兩種操作之一。“case”語句就是一種多分支選擇語句。“casez”和“casex”語句是“case”語句的兩種變體，三者的表達形式完全相同，他們的差別就是三個關(guān)鍵詞“case”，“casez”和“casex”的不同，以及x和z使用的解釋也不盡相同。基于VerilogHDL的通信系統(tǒng)設(shè)計2-5-3循環(huán)語句在VerilogHDL有四類循環(huán)語句，其語句分別如下?！癴orever”語句：連續(xù)的執(zhí)行語句。“repeat”語句：執(zhí)行某個語句固定的次數(shù)?！皐hile”語句：執(zhí)行某個語句直到表達式為“false”

10、，如果表達式在開始的時候就為“false”，那么這些語句將不執(zhí)行。“for”語句。基于VerilogHDL的通信系統(tǒng)設(shè)計2-5-4阻塞賦值和非阻塞賦值在VerilogHDL語言中有兩種賦值語句，分別是阻塞賦值和非阻塞賦值，它們的賦值對象只能是寄存。阻塞賦值的語法如下：寄存器變數(shù)＝表達式非阻塞賦值的語法如下：寄存器變數(shù)<=表達式基于VerilogHDL的通信系統(tǒng)設(shè)計2-6“task”和“function”說明語句“task”和“function”說明語句分別用來定義任務(wù)和函數(shù)?？梢栽谝粋€模塊呢，將一些重復描述部分或功能比較單一的部分

11、，作為一個任務(wù)或函數(shù)相對獨立地進行描述。任務(wù)（task）的語法格式為：task;endtask函數(shù)（function）的語法格式為：function