資源描述：
《基于SDRAM的大容量FIFO的方案設計》由會員上傳分享，免費在線閱讀，更多相關內容在學術論文-天天文庫。
1、2014年第4期導彈與航天運載技術No.42014總第334期MISSILESANDSPACEVEHICLESSumNo.334文章編號：1004-7182(2014)04-0067-04DOI：10.7654/j.issn.1004-7182.20140416基于SDRAM的大容量FIFO的方案設計李寶，劉志軒，徐進，陳東濤，李箭（北京航天長征飛行器研究所，北京，100076）摘要：在數(shù)據(jù)高速采集系統(tǒng)中緩存是一個關鍵的部分，隨著數(shù)據(jù)量的增加和速度的提高，對緩存的容量和速度提出更高的要求。采用Altera公司的Cycl
2、one系列的FPGA設計了大容量高速率的可隨時讀寫的FIFO，并將設計嵌入到數(shù)據(jù)采集系統(tǒng)中，完成了數(shù)據(jù)的存儲功能。最后以QuartusII為平臺進行設計，用Modelsim軟件進行仿真，并已經(jīng)應用到某型號設計中，達到了預期的目標。關鍵詞：數(shù)據(jù)采集；SDRAM控制器；緩存中圖分類號：V557文獻標識碼：ADesignofHigh-CapacityFIFOBasedOnSDRAMLiBao,LiuZhi-xuan,XuJin,ChenDong-tao,LiJian(BeijingInstituteofSpaceLongMa
3、rchVehicle,Beijing,100076)Abstract：Cacheisanimportantcomponentinhigh-speeddataacquisitionsystems.Thecapacityandspeedrequirementofcacheincreasewiththeincreasingofdatacapacityandratenowadays.Ahigh-capacityandhigh-speedFIFOisdesignedbasedonAltera’sFPGAofCycloneseri
4、es.Thedesignisembeddedintothedataacquisitionsystemtoaccomplishthefunctionofdatastorage.ThedesigniscompletedwithQuartusIIplatformandissimulatedwithModelsim,andworkswellasexpectedinacertainproject.KeyWords：Dataacquisitionsystem;Synohronousdynamicrandomaccessmemory
5、controller;Cache0引言行讀寫操作。數(shù)據(jù)采集系統(tǒng)中緩存的作用非常重要，其特點是分析比較以上兩種方法，第1種方法雖然操作簡數(shù)據(jù)“先入先出（Fast-inFast-out，F(xiàn)IFO）”，可以以不單，但是無法做到同時讀寫，在讀的同時不能寫，在同的速率同時進行讀寫，以達到速率匹配的目的。目寫的同時不能讀，之所以這樣是因為SDRAM的讀/寫前常用的緩存存儲器主要有FIFO和SDRAM兩種。是由一個端口控制，這顯然無法滿足需要?！捌古摇盕IFO的容量小、價格高，若將FIFO應用在產(chǎn)品中將SDRAM則改進了這一點，可以
6、同時進行讀寫，即先提高成本；同步動態(tài)隨機存取存儲器（Synohronous向第1個SDRAM中寫數(shù)據(jù)，寫滿之后再向第2個DynamicRandomAccessMemory，SDRAM）的優(yōu)點是SDRAM寫數(shù)據(jù)，此時可以從已經(jīng)寫存滿數(shù)據(jù)的存儲量大、成本低，缺點是操作復雜、不容易控制。SDRAM中讀取數(shù)據(jù)，這樣總有一個SDRAM輸出數(shù)本設計的目標是利用SDRAM設計出一個操作相對簡據(jù)，另一個SDRAM接收數(shù)據(jù)。但是當?shù)?個SDRAM單的大容量緩存存儲器。SDRAM的控制方法有：a）未寫滿時則無法讀取數(shù)據(jù)，例如，當向第1個S
7、DRAM利用SDRAM的控制器，對SDRAM進行控制，控制中寫數(shù)據(jù)時，若想在此時讀取數(shù)據(jù)則只有停止寫入數(shù)器的端口有時鐘端、讀使能和寫使能端、數(shù)據(jù)輸入端，據(jù)才能進行。這種只有當?shù)?個SDRAM存儲滿后才數(shù)據(jù)輸出端、空指示端、滿指示及復位端，這樣可以能進行讀寫操作的顯然影響工作效率。方便地對SDRAM進行控制操作；b）“乒乓”SDRAM，“乒乓”就是指用兩個SDRAM，一個進行讀操作，1大容量FIFO（BIG_FIFO）的設計思想一個進行寫操作，當一個SDRAM的數(shù)據(jù)寫滿之后，利用SDRAM的大容量和價格優(yōu)勢，設計一個操再
8、對另一個SDRAM進行寫操作，這樣則可以同時進作簡單，接口類似FIFO的大容量存儲器。圖1為FIFO收稿日期：2013-11-12；修回日期：2014-03-17作者簡介：李寶（1983-），男，工程師，主要從事彈頭遙外測測試工作68導彈與航天運載技術2014年整體框圖結構，全部設計模塊在FPGA內部實現(xiàn)，并續(xù)表1與SDRAM相連
