微機(jī)接口原理習(xí)題

《微機(jī)接口原理習(xí)題》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。

1、一、單項(xiàng)選擇題1、下面關(guān)于微處理器的敘述中,錯(cuò)誤的是（A）。A、微處理器是用單片超大規(guī)模集成電路制成的具有運(yùn)算和控制功能的處理器B、一臺(tái)計(jì)算機(jī)的CPU可能由1個(gè)、2個(gè)或多個(gè)微處理器組成C、H常使用的PC機(jī)只有一個(gè)微處理器，它就是中央處理器D、目前巨型計(jì)算機(jī)的CPU也由微處理器組成2、F1前市場(chǎng)上出售的臺(tái)式PC機(jī)中Pentium4微處理器的主頻一般為（C）。A、0、5GHz左右B、1GHz左右C、3GHz左右D、5GHz以上3、下列哪種設(shè)備不屬于I/O設(shè)備？（D）A、手寫(xiě)板B、打卬機(jī)C、掃描儀D、復(fù)印機(jī)4、程序設(shè)計(jì)人員不能直接使用

2、的寄存器是（C）。A、通用寄存器B、指令指針寄存器C、標(biāo)志寄存器D、段寄存器5、下列存儲(chǔ)器中，（A）的存取速度最快。A、CacheB、MemoryC、HDDD、CD-ROM6、CPU執(zhí)行算術(shù)運(yùn)算指令所得到的結(jié)果類(lèi)型保存在寄存器（B）中。A、AXB、FLAGSC、IPD、ES7、Pentium微處理機(jī)配備了5個(gè)控制寄存器。其中沒(méi)冇定義，而供將來(lái)使用的是（A）。A、CR1B、CR2C、CR3D、CR48、下面關(guān)于總線(xiàn)的敘述中，錯(cuò)謀的是（C）。A、總線(xiàn)的位寬指的是總線(xiàn)能同時(shí)傳送的數(shù)據(jù)位數(shù)B、總線(xiàn)標(biāo)準(zhǔn)是指總線(xiàn)傳送信息吋應(yīng)遵守的一些協(xié)議與

3、規(guī)范C、Pentium機(jī)中的PCI總線(xiàn)不支持成組傳送方式D、總線(xiàn)的帶寬是指每秒鐘總線(xiàn)上可傳送的數(shù)據(jù)量9、微機(jī)屮的寄存器、Cache.主存儲(chǔ)器及輔存儲(chǔ)器，其存取速度從高到低的順序是（C）。A、主存儲(chǔ)器，Cache,寄存器，輔存B、快存，主存儲(chǔ)器，寄存器，輔存C、寄存器，Cache,主存儲(chǔ)器，輔存D、寄存器，主存儲(chǔ)器，Cache,輔存10、多段存儲(chǔ)管理方式中，每一個(gè)程序都擁有它口己的（A）,以及多種屬于它自己的存儲(chǔ)器段。A、段描述符B、段選擇符C、段選擇符和段描述符D、段描述符寄存器11、下面是關(guān)于CPU與Cache之間關(guān)系的描述，

4、其小正確的一條描述是（A）。A、Cache中存放的是主存儲(chǔ)器屮一部分信息的映像B、用戶(hù)可以直接訪(fǎng)問(wèn)CacheC、片內(nèi)Cache要比二級(jí)Cache的容量人得多D、二級(jí)Cache要比片內(nèi)Cache的速度快得多12、微處理器在保護(hù)模式下對(duì)存儲(chǔ)器進(jìn)行訪(fǎng)問(wèn)吋，段寄存器提供的是（A）。A、段選擇符B、段基址C、段描述符D、偏移地址13、通常，人們把用符號(hào)表示計(jì)算機(jī)指令的語(yǔ)言稱(chēng)為（D）。A、仿真語(yǔ)言B、高級(jí)語(yǔ)言C、機(jī)器語(yǔ)言D、匯編語(yǔ)言14、目前比較流行的局部總線(xiàn)是（A）。A、PCI總線(xiàn)B、ISA總線(xiàn)C、SCSI總線(xiàn)D、EISA總線(xiàn)15^反映C

5、ache性能的最重要的指標(biāo)是（D）。A、配置方式B、訪(fǎng)問(wèn)速度C、規(guī)模大小D、命屮率16、用來(lái)作為堆棧指針的寄存器是（C）。A、EIP寄存器B、EBP寄存器C、ESP寄存器D、EDI寄存器17、下面是關(guān)于PCI總線(xiàn)的敘述，其小錯(cuò)謀的是（C）A、PC1支持即插即用功能B、PCI的地址線(xiàn)■數(shù)據(jù)線(xiàn)是復(fù)用的C、PC1總線(xiàn)是一個(gè)16位寬的總線(xiàn)D、PC1是一種獨(dú)立于處理器的總線(xiàn)標(biāo)準(zhǔn)，可以支持多種處理器18、存儲(chǔ)管理是由分段存儲(chǔ)管理和（C）組成。A、分段部件B、分頁(yè)部件C、分頁(yè)存儲(chǔ)管理D、虛擬管理19、lKX4b的RAM芯片需要多少條地址線(xiàn)進(jìn)行

6、尋址？DA、8B、9C、4D、10二、填空題1、8086的中斷向量表位于內(nèi)存的00000H?003FFH區(qū)_區(qū)域，它可以容納256_個(gè)屮斷向量。2、馮?諾依曼機(jī)的基本組成部分有輸入設(shè)備、輸出設(shè)備、—運(yùn)算器_、_控制器—和主存儲(chǔ)器。3、設(shè)8086系統(tǒng)中采用單片8259A,其8259A的ICW2二32H,則對(duì)應(yīng)IR5的中斷類(lèi)型號(hào)為_(kāi)35_H,它的中斷入口地址在中斷向量表11'的地址為_(kāi)000D4H~000D7也。4、目前微型計(jì)算機(jī)的基木工作原理是—存儲(chǔ)程序控制—的原理，其基木結(jié)構(gòu)屬于馮?諾依曼結(jié)構(gòu)。5>Pentium的外部中斷包括可

7、屏蔽小斷和_不可屏蔽小斷兩種。6、總線(xiàn)操作周期的4個(gè)操作階段分別是總線(xiàn)請(qǐng)求和仲裁階段，—尋址―數(shù)據(jù)傳送—和結(jié)束階段。7、8259A共有7個(gè)可編程的寄存器，它們分別用于接受CPU送來(lái)的—初始化—命令字和—操作—命令字。8、8086中，BIU部件完成_總線(xiàn)接口功能_功能，EU部件完成—指令的譯碼及執(zhí)行功能—功能。9、8086CPU中的指令隊(duì)列的作用是—預(yù)収指令,其長(zhǎng)度是6字節(jié)。10、_程序訪(fǎng)問(wèn)的局部性原理—是配備Cache的基礎(chǔ)。11、8086正常的存儲(chǔ)器讀/寫(xiě)總線(xiàn)周期由_4_個(gè)T狀態(tài)組成，ALE信號(hào)在_T1—狀態(tài)內(nèi)有效，其作用是給

8、外部的地址鎖存器提供一個(gè)地址鎖存信號(hào)。三、判斷題1、Pentium數(shù)據(jù)寄存器可以存放8、16、32位二進(jìn)制數(shù)據(jù)。（T）2、響應(yīng)CPU的外部事件吋，中斷方式比查詢(xún)方式的CPU占用率更低，但響應(yīng)速度更低。（T）3、用軟件確定屮斷優(yōu)先權(quán)時(shí)，只要改變查詢(xún)的順序，即可以改