實(shí)驗(yàn)六半導(dǎo)體器件仿真實(shí)

《實(shí)驗(yàn)六半導(dǎo)體器件仿真實(shí)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、文檔實(shí)驗(yàn)六半導(dǎo)體器件仿真實(shí)驗(yàn)姓名:林少明專業(yè)：微電子學(xué)學(xué)號11342047【實(shí)驗(yàn)?zāi)康摹?、理解半導(dǎo)體器件仿真的原理，掌握SilvacoTCAD工具器件結(jié)構(gòu)描述流程及特性仿真流程；2、理解器件結(jié)構(gòu)參數(shù)和工藝參數(shù)變化對主要電學(xué)特性的影響?！緦?shí)驗(yàn)原理】1.MOSFET基本工作原理（以增強(qiáng)型NMOSFET為例）：圖1MOSFET結(jié)構(gòu)圖及其夾斷特性當(dāng)外加?xùn)艍簽?時，P區(qū)將N+源漏區(qū)隔開，相當(dāng)于兩個背對背PN文檔結(jié)，即使在源漏之間加上一定電壓，也只有微小的反向電流，可忽略不計。當(dāng)柵極加有正向電壓時，P型區(qū)表面將出現(xiàn)耗盡層，隨著VGS的增加，半導(dǎo)體表面會由耗盡層轉(zhuǎn)為反

2、型。當(dāng)VGS>VT時，表面就會形成N型反型溝道。這時，在漏源電壓VDS的作用下，溝道中將會有漏源電流通過。當(dāng)VDS一定時，VGS越高，溝道越厚，溝道電流則越大。2.MOSFET轉(zhuǎn)移特性VDS恒定時，柵源電壓VGS和漏源電流IDS的關(guān)系曲線即是MOSFET的轉(zhuǎn)移特性。對于增強(qiáng)型NMOSFET，在一定的VDS下，VGS=0時，IDS=0；只有VGS>VT時,才有IDS>0。圖2為增強(qiáng)型NMOSFET的轉(zhuǎn)移特性曲線。圖2增強(qiáng)型NMOSFET的轉(zhuǎn)移特性曲線圖中轉(zhuǎn)折點(diǎn)位置處的VGS（th）值為閾值電壓。3.MOSFET的輸出特性文檔對于NMOS器件，可以證明漏源電

3、流：令，稱為增益因子。（1）由于VDS很小，忽略項(xiàng)，可得：IDS隨VDS而線性增加，故稱為線性區(qū)。（2）增大，但仍小于，項(xiàng)不能忽略。故：在一定柵源電壓下，VDS越大，溝道越窄，則溝道電阻越大，曲線斜率變小。根據(jù)③式知，IDS-VDS關(guān)系曲線為通過原點(diǎn)的拋物線。當(dāng)VDS=(VGS-VT)時，IDS-VDS關(guān)系曲線斜率為0，表明此時溝道電阻很大。在該區(qū)，溝道電阻逐漸變大，稱為可變電阻區(qū)，或非飽和區(qū)。（3）將代入①式，得到文檔此時，漏電流IDS與漏源電壓VDS無關(guān)，即達(dá)到飽和，IDSat則稱為飽和漏電流。根據(jù)上述分析，可分析MOSFET的輸出特性曲線：圖3增強(qiáng)

4、型NMOSFET輸出特性4.影響閾值電壓的因素：可以證明，對于NMOSFET的閾值電壓VT表達(dá)式為：其中，Cox為柵電容，為費(fèi)米勢，為接觸電勢差，Qox為氧化層電荷密度。由公式⑤可知，影響閾值電壓的主要由柵電容Cox、襯底雜質(zhì)濃度、氧化層電荷密度Qox等因素決定。文檔由可知，氧化層厚度tox越薄，則Cox越大，使閾值電壓VT降低。費(fèi)米勢：，當(dāng)P區(qū)摻雜濃度NA變大，則費(fèi)米勢增大，閾值電壓VT增大。氧化層電荷密度Qox增大，則VT減小。5.影響MOSFET輸出特性的因素由①式可知，影響輸出曲線的因素為增益因子β和閾值電壓VT。已知，因此，當(dāng)溝道長度L增大時，

5、β減小。由原理4知，影響VT的主要因素有柵電容Cox、襯底雜質(zhì)濃度、氧化層電荷密度Qox等因素?！緦?shí)驗(yàn)儀器】計算機(jī)，SilvacoTCAD軟件【實(shí)驗(yàn)內(nèi)容】1.采用ALTAS器件仿真工具對NMOS器件電學(xué)特性仿真（1）I-V輸出特性曲線a、Vds=0.1V時，Id-Vgs曲線。b、Vgs分別為3.3V、4.4V和5.5V時，Id-Vgs曲線。（2）器件參數(shù)提取，如閾值電壓、Beta和Theta等。文檔2.改變器件結(jié)構(gòu)參數(shù)和工藝參數(shù)，分析其對NMOS器件主要電學(xué)特性的影響。（1）柵氧厚度tox（2）溝道長度L（3）襯底雜志濃度【實(shí)驗(yàn)數(shù)據(jù)記錄及分析】1.采用A

6、LTAS器件仿真工具對NMOS器件電學(xué)特性仿真在Silvaco中建立的指定參數(shù)器件模型結(jié)構(gòu)如圖示：文檔圖4指定參數(shù)MOSFET結(jié)構(gòu)模型中，氧化層厚度tox為0.1μm，溝道長度L為1μm，p型襯底濃度10^17cm-3,n阱摻雜濃度為10^19cm-3。選用載流子統(tǒng)計模型(fermidirac)對器件進(jìn)行模擬，固定漏源電壓為0.1V。所得的轉(zhuǎn)移特性曲線如圖所示：文檔圖5轉(zhuǎn)移特性曲線圖當(dāng)VGS分別為3.3、4.4、5.5V時，模擬出器件的輸出曲線如圖示：文檔圖6器件輸出特性曲線由下至上的曲線分別代表VGS為3.3、4.4、5.5V的情況。由該模擬結(jié)果可得，

7、在VGS>VT的情況下，隨著VGS的增大，飽和漏源電流IDSat增大，與式④所分析的結(jié)果相符合。觀察曲線可知，當(dāng)VDS較小時，曲線近似呈線性，隨著VDS增大，曲線趨于平緩，與實(shí)驗(yàn)原理分析結(jié)果相符。提取器件參數(shù)，從運(yùn)行窗口中可以看到閥值電壓，Beta和Theta等，如下：文檔圖7提取參數(shù)代碼段1提取結(jié)果總結(jié)如下：閥值電壓：vt=3.41966VBeta：beta=4.24194e-005A/V2Theta：theta=0.06449781/V2.改變器件結(jié)構(gòu)參數(shù)和工藝參數(shù)，分析其對NMOS器件主要電學(xué)特性的影響。（1）改變柵氧厚度tox的值，分析其對NMO

8、S器件電學(xué)特性的影響。①將氧化層厚度tox從0.1μm改為0.05μm，分別就器