CML、PECL及LVDS間的互相連接.pdf

《CML、PECL及LVDS間的互相連接.pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、CML、PECL及LVDS間的互相連接王險(xiǎn)峰譯簡(jiǎn)介：隨著高速數(shù)據(jù)傳輸業(yè)務(wù)需求的增加，如何高質(zhì)量的解決高速IC芯片間的互連變得越來越重要。低功耗及優(yōu)異的噪聲性能是要解決的主要問題。芯片間互連通常有三種接口：PECL（PositiveEmitter-CoupledLogic）、LVDS（Low-VoltageDifferentialSignals）、CML（CurrentModeLogic）。在設(shè)計(jì)高速數(shù)字系統(tǒng)時(shí)，人們常會(huì)遇到不同接口標(biāo)準(zhǔn)IC芯片間的連接，為解決這一問題，我們首先需要了解每一種接口標(biāo)準(zhǔn)的輸入輸出電路結(jié)構(gòu)，由此可以知道如何進(jìn)行直流偏置，接什么樣的負(fù)載。該文章正是針對(duì)該問題展

2、開討論，作為例子，文中列舉了一些MAXIM公司的產(chǎn)品。1.PECL接口PEL是有ECL標(biāo)準(zhǔn)發(fā)展而來，在PECL電路中省去了負(fù)電源，較ECL電路更方便使用。PECL信號(hào)的擺幅相對(duì)ECL要小，這使得該邏輯更適合于高速數(shù)據(jù)的串性或并行連接。PECL標(biāo)準(zhǔn)最初有MOTOROLA公司提出，經(jīng)過很長(zhǎng)一段時(shí)間才在電子工業(yè)界推廣開。1.1.PECL接口輸出結(jié)構(gòu)PECL電路的輸出結(jié)構(gòu)如圖1所示，包含一個(gè)差分對(duì)和一對(duì)射隨器。輸出射隨器工作在正電源范圍內(nèi)，其電流始終存在，這樣有利于提高開關(guān)速度。標(biāo)準(zhǔn)的輸出負(fù)載是接50Ω至VCC-2V的電平上，如圖1中所示，在這種負(fù)載條件下，OUT+與OUT-的靜態(tài)電平典型值

3、為VCC-1.3V，OUT+與OUT-輸出電流為14mA。PECL結(jié)構(gòu)的輸出阻抗很低，典型值為4~5Ω，這表明它有很強(qiáng)的驅(qū)動(dòng)能力，但當(dāng)負(fù)載與PECL的輸出端之間有一段傳輸線時(shí)，低的阻抗造成的失配將導(dǎo)致信號(hào)時(shí)域波形的振鈴現(xiàn)象。VCCOUT+OUT-50Ω50ΩVCC-2VPECL終端負(fù)載圖1.PECL輸出結(jié)構(gòu)1.2.PECL接口輸入結(jié)構(gòu)1PECL輸入結(jié)構(gòu)如圖2所示，它是一個(gè)具有高輸入阻抗的差分對(duì)。該差分對(duì)共模輸入電壓需偏置到VCC-1.3V，這樣允許的輸入信號(hào)電平動(dòng)態(tài)最大。MAXIM公司的PECL接口有兩種形式的輸入結(jié)構(gòu)，一種是在芯片上已加有偏置電路，如MAX3867、MAX3675，

4、另一種則需要外加直流偏置。VCCVCCVCC-1.3V1K?1K?IN+IN+IN-IN-(a)片內(nèi)偏置(b)片外偏置圖2.PECL輸入電路結(jié)構(gòu)表一中給出了MAXIM公司PECL接口輸入輸出的具體電氣指標(biāo)。表格1.PECL輸入輸出指標(biāo)參數(shù)條件最小值典型值最大值單位Ta=0℃~85℃Vcc-1.025Vcc-0.88V輸出高電平Ta=-40℃Vcc-1.085Vcc-0.88VTa=0℃~85℃Vcc-1.81Vcc-1.62V輸出低電平Ta=-40℃Vcc-1.83Vcc-1.55V輸入高電平Vcc-1.16Vcc-0.88V輸入低電平Vcc-1.81Vcc-1.48V在5V和3.3

5、V供電系統(tǒng)中，PECL接口均適用，3.3V供電系統(tǒng)中的PECL常被稱作低壓PECL，簡(jiǎn)寫為L(zhǎng)VPECL。在使用PECL電路時(shí)要注意加電源去耦電路，以免受噪聲的干擾，同時(shí)輸出采用交流還是直流耦合對(duì)負(fù)載網(wǎng)絡(luò)的形式將會(huì)提出不同的需求。2.CML接口CML是所有高速數(shù)據(jù)接口形式中最簡(jiǎn)單的一種，它的輸入與輸出是匹配好的，從而減少了外圍器件，也更適合于在高的頻段工作。它所提供的信號(hào)擺幅較小，從而功耗更低。2.1.CML接口輸出結(jié)構(gòu)CML接口的輸出電路形式是一個(gè)差分對(duì)，該差分對(duì)的集電極電阻為50Ω，如圖3中所示，輸出信號(hào)的高低電平切換是靠共發(fā)射極差分對(duì)的開關(guān)控制的，差分對(duì)的發(fā)射極到地的恒流源典型值

6、為16mA，假定CML輸出負(fù)載為一50Ω上拉電阻，則單端CML輸出信號(hào)的擺幅為Vcc~Vcc-0.4V。在這種情況下，差分輸出信號(hào)擺幅為800mV，共模電壓為Vcc-0.2V。若CML2輸出采用交流耦合至50Ω負(fù)載，這時(shí)的直流阻抗有集電極電阻決定，為50Ω，CML輸出共模電壓變?yōu)閂cc-0.4V，差分信號(hào)擺幅仍為800mV。在交流和直流耦合情況下輸出波形見圖4。OUT+VCCVccVcc-0.2V50?50?Vcc-0.4VOUT+(a)直流耦合至50Ω上拉電阻OUT-OUT+Vcc-0.2VVcc-0.4V16mAVcc-0.6V(b)交流耦合至50Ω負(fù)載圖3.CML輸出結(jié)構(gòu)圖4.

7、CML在不同負(fù)載時(shí)的輸出波形2.2.CML接口輸入結(jié)構(gòu)CML輸入結(jié)構(gòu)有幾個(gè)重要特點(diǎn)，這也使它在高速數(shù)據(jù)傳輸中成為常用的方式，如圖5所示，MAXIM公司的CML輸入阻抗為50Ω，容易使用。輸入晶體管作為射隨器，后面驅(qū)動(dòng)一差分放大器。VCC50Ω50ΩIN+IN-圖5.CML輸入電路結(jié)構(gòu)表二以MAX3831、MAX3832為例列出了CML器件的輸入輸出技術(shù)參數(shù)3表格2.CML輸入和輸出參數(shù)參數(shù)條件最小典型最大單位差分輸入電壓6408001000mV輸出共模電壓