vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx

vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx

ID:48422754

大?。?84.74 KB

頁(yè)數(shù):43頁(yè)

時(shí)間:2019-11-16

vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx_第1頁(yè)
vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx_第2頁(yè)
vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx_第3頁(yè)
vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx_第4頁(yè)
vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx_第5頁(yè)
資源描述:

《vhdl語(yǔ)言與eda實(shí)驗(yàn)指導(dǎo)書.docx》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。

1、VHDL語(yǔ)言與EDA實(shí)驗(yàn)講義湖南人文科技學(xué)院通信與控制工程系田漢平編第一章GW48EDA/SOPC主系統(tǒng)使用說(shuō)明第一節(jié)GW48教學(xué)實(shí)驗(yàn)系統(tǒng)原理與使用介紹一、GW48系統(tǒng)使用注意事項(xiàng)(用戶必讀!?。。゛:閑置不用GW48系統(tǒng)時(shí),必須關(guān)閉電源,拔下電源插頭?。?!b:在實(shí)驗(yàn)中,當(dāng)選中某種模式后,要按?下右側(cè)的復(fù)位鍵,以使系統(tǒng)進(jìn)入該結(jié)構(gòu)模式工作。c:換H標(biāo)芯片時(shí)要特別注意,不耍插反或插錯(cuò),也不耍帶電插拔,確信插對(duì)后才能開(kāi)電源。其它接口都對(duì)帶電插拔。詰特別注意,盡町能不要隨意插拔適配板,及實(shí)驗(yàn)系統(tǒng)上的其他芯片。d:使用實(shí)驗(yàn)系統(tǒng)前,查閱系統(tǒng)的默認(rèn)設(shè)置ppt文件。二、GW48系統(tǒng)主板結(jié)構(gòu)與使用

2、方法以下將詳述GW48系列SOPC/EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)(GW48-PK2、GK、CK)結(jié)構(gòu)與使用方法,對(duì)于這3種型號(hào)的不同之處將給予單獨(dú)指出。該系統(tǒng)的實(shí)驗(yàn)電路結(jié)構(gòu)是町控的。即可通過(guò)控制接口鍵,使Z改變連接方式以適應(yīng)不同的實(shí)驗(yàn)需要。因I仏從物理結(jié)構(gòu)上看,實(shí)驗(yàn)板的電路結(jié)構(gòu)是固定的,但其內(nèi)部的信息流在主控器的控制下,電路結(jié)構(gòu)將發(fā)生變化——巫配置。這種''多任務(wù)巫配置”設(shè)計(jì)方案的冃的冇3個(gè):1、適應(yīng)更多的實(shí)驗(yàn)與開(kāi)發(fā)項(xiàng)2、適應(yīng)更多的PLD公司的器件;3、適應(yīng)更多的不同封裝的FPGA和CPLD器件。系統(tǒng)板面主要部件及其使用方法說(shuō)明如K(請(qǐng)參看相應(yīng)的實(shí)驗(yàn)板板面)。以下是對(duì)GW48系統(tǒng)主板功能塊

3、的注釋。主板右數(shù)第2、3列“目標(biāo)板插座"信號(hào)相同000000PIO61PIO63PIO65PIO67PIO77PIO68PIO70PIO72PIO74PIO7800000000000000CON1CON200+12VVCC000000?12VSELOCLOCK90000000000SEL11.8V3.3VCLOCK50000000000PIO1PIO3SPEAKER000000PIO5PIO480000PIO7PIO460000PIO9PIO440000PIO11PIO420000PIO13PIO400000PIO15PIO380000PIO17PIO360000PIO19PIO

4、340000PIO21PIO320000PIO23PIO300000PIO25PIO280000VCC40PIO263900H標(biāo)板插堆1TCKTDOTMSPIO60PIO62PIO64PIO66PIO76yO2468O24D?ano5246811111222mSTTDQ2.5QQQQQQQQQQQQGN仏pPPPPPPPPPPPPPIO69PI071PIO73PIO75PIO79GNDCLOCK2CLOCKOPIO49PIO47PIO45PIO43PIO41PIO39PIO37PIO35PIO33PI031PIO29PIO2740目標(biāo)板插睡2ByteBlast(MV)TCKT

5、DOTDI在線編稅座SELOSEL1TMSnSTAByteBlastIInCSOGND在線編程用DATA0ASDODCLKCONF_DONEnCONFIGFLD何?LATTICE-'AL1ERA/ATNELFTCA<'CPUkFPGA*auxSLK-'EttWTCK?,CCLK"ra-'TOO⑶Q■re.raxTDCkDOE,gUS⑸?isranqgTI9/FTCGRAI.ENABLE.(7)pSD>、QnSTATOS^QqTDOTDI0”SDI?、TD“DVTA3TDI<>DMTOPSELOGfflkva>'CMEkGM

6、D^va>'SELKva>VCO-附喪1-1在找塢程坐各引腳與不同PLD公司器件塢程下射妾口說(shuō)明GNDVCCIOnCE附圖1AGW48EDA系統(tǒng)電子設(shè)計(jì)二次開(kāi)發(fā)信號(hào)圖(1)"模式選擇鍵”:按動(dòng)該鍵能使實(shí)驗(yàn)板產(chǎn)生12種不同的實(shí)驗(yàn)電路結(jié)構(gòu)。這些結(jié)構(gòu)如第二節(jié)的13張實(shí)驗(yàn)電路結(jié)構(gòu)圖所示。例如選樣了“N0.3”圖,須按動(dòng)系統(tǒng)板上此鍵,竹至數(shù)碼管“模式指示”數(shù)碼管顯示“3”,于是系統(tǒng)即進(jìn)入TN0.3圖所示的實(shí)驗(yàn)電路結(jié)構(gòu)。⑵適配板:這是一塊插于主系統(tǒng)板上的忖標(biāo)芯片適配座。對(duì)于不同的FI標(biāo)芯片可配不同的適配座??捎玫膬袠?biāo)芯丿f包括FI前世界十垠大的六家FPGA/CPLD廠商兒乎所冇CPLD、FP

7、GA和所冇ispPAC等模擬EDA器件。第三節(jié)的表中已列出多利応片對(duì)系統(tǒng)板引腳的對(duì)應(yīng)關(guān)系,以利在實(shí)驗(yàn)時(shí)經(jīng)常查用O(3)ByteBlasterMV編程配置口:如果要進(jìn)行獨(dú)立電子系統(tǒng)開(kāi)發(fā)、應(yīng)用系統(tǒng)開(kāi)發(fā)、電子設(shè)計(jì)競(jìng)賽等開(kāi)發(fā)實(shí)踐活動(dòng),首先應(yīng)該將系統(tǒng)板上的口標(biāo)芯片適配座拔卜,川配登的10芯編程線將“ByteBlasterMV”口和獨(dú)立系統(tǒng)I譴配板I:的10芯口相接,進(jìn)行在系統(tǒng)編程(如GWDVP-B板),進(jìn)行調(diào)試測(cè)試。“ByteBlasterMV”口自甜不同公司,不同封裝的CPLD/FPGA

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。