基于FPGA的數(shù)字電壓表設(shè)計(jì).doc

《基于FPGA的數(shù)字電壓表設(shè)計(jì).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、.基于FPGA數(shù)字電壓表設(shè)計(jì)目錄1系統(tǒng)設(shè)計(jì)31.1控制模塊方案的比較31.2A/D轉(zhuǎn)換方案的比較41.3顯示方案的比較41.4總體方案設(shè)計(jì)51.5系統(tǒng)的基本原理52單元電路設(shè)計(jì)62.1A/D轉(zhuǎn)換部分62.1.1ADC0809工作原理62.1.2ADC0809工作時(shí)序72.1.3檔位控制電路82.2FPGA功能模塊的設(shè)計(jì)82.2.1碼制變換模塊82.2.2顯示控制及驅(qū)動(dòng)模塊93軟件設(shè)計(jì)93.1開發(fā)軟件及編程語(yǔ)言簡(jiǎn)介93.2程序流程圖94系統(tǒng)測(cè)試104.1測(cè)試儀器清單104.2測(cè)試及誤差計(jì)算10參考文獻(xiàn)11附錄1程序清單1

2、1..1系統(tǒng)設(shè)計(jì)1.1控制模塊方案的比較方案一：采用3位半數(shù)字電壓表。采用此方案電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)且易于維護(hù)。它的核心器件是一個(gè)雙積分式A/D轉(zhuǎn)換，雙積分式DVM屬于V—T變換式，其基本原理是在一個(gè)測(cè)量周期內(nèi)，首先將被測(cè)電壓UX加到積分器的輸入端，在確定的時(shí)間內(nèi)進(jìn)行積分，也稱定時(shí)積分；然后切斷UX，在積分器的輸入端加與UX極性相反的電壓UR，由于UR一定，所以稱為定值積分，但積分方向相反，直到積分輸出達(dá)到起始電平為止，從而將UX轉(zhuǎn)換成時(shí)間間隔進(jìn)行測(cè)量。只要用計(jì)數(shù)器累計(jì)時(shí)間間隔內(nèi)的脈沖數(shù)，即為UX之值。其原理方框圖如

3、圖1.1.1所示。顯示器譯碼驅(qū)動(dòng)A/D轉(zhuǎn)換輸入信號(hào)圖1.1.13位半電壓表原理圖方案二：采用單片機(jī)為控制核心。目前單片機(jī)技術(shù)比較成熟，功能也比較強(qiáng)大，配合一定的外圍電路可實(shí)現(xiàn)數(shù)字電壓表，原理圖如圖1.1.2所示。輸入信號(hào)經(jīng)AD轉(zhuǎn)換器轉(zhuǎn)換后送到單片機(jī)進(jìn)行數(shù)據(jù)處理，系統(tǒng)根據(jù)不同電壓信號(hào)計(jì)算出不同的數(shù)值，并將其顯示出來(lái)。采用這種方案優(yōu)點(diǎn)是呆以依賴地成熟的單片機(jī)技術(shù)、運(yùn)算功能較強(qiáng)、軟件編程靈活、自由度大、設(shè)計(jì)成本也較低，能較準(zhǔn)確地測(cè)量輸入電壓。缺點(diǎn)是在傳統(tǒng)的單片機(jī)設(shè)計(jì)系統(tǒng)中必須使用許多分立元件組成單片機(jī)的外圍電路，因此整個(gè)系統(tǒng)

4、顯得十分復(fù)雜，不易于實(shí)現(xiàn)。圖1.1.2單片機(jī)控制的數(shù)字電壓表原理圖方案三：采用FPGA作為系統(tǒng)控制的核心。現(xiàn)場(chǎng)可編程門陣列(FPGA)將所有器件集成在一塊芯片上，體積大大減小、邏輯單元靈活、集成度高以及適用范圍廣等特點(diǎn)，可實(shí)現(xiàn)大規(guī)模和超大規(guī)模的集成電路，而且編程靈活、調(diào)試方便。綜合上述分析，方案三為本設(shè)計(jì)最佳選擇方案。..1.2AD轉(zhuǎn)換方案的比較方案一：采用雙積分型AD轉(zhuǎn)換器。雙積分型A/D轉(zhuǎn)換器的原理是將輸入電壓轉(zhuǎn)換成時(shí)間（脈沖寬度信號(hào)）或頻率（脈沖頻率），然后由定時(shí)器/計(jì)數(shù)器獲得數(shù)字值，積分時(shí)間常數(shù)較大，具有濾波作

5、用，消除了干擾，故雙積分A/D轉(zhuǎn)換具有較強(qiáng)的抗干擾能力。缺點(diǎn)是由于積分過(guò)程是個(gè)緩慢的過(guò)程，轉(zhuǎn)換速度慢。方案二：采用逐次比較型AD轉(zhuǎn)換。這是目前應(yīng)用十分廣泛的集成ADC，逐次比較型AD轉(zhuǎn)換內(nèi)部電路由一個(gè)比較器、DA轉(zhuǎn)換器、時(shí)鐘、逐次比較寄存器SAR、輸出寄存器和控制邏輯電路等部分組成。具有速度高、功耗低。輸出位數(shù)多等特點(diǎn),其原理圖如圖1.2.1所示。圖1.2.1逐次比較ADC原理圖經(jīng)比較，采用逐次比較的A/D轉(zhuǎn)換器1.3顯示器方案的比較方案一：采用LED數(shù)碼管，采用數(shù)碼管動(dòng)態(tài)顯示，數(shù)碼管具有結(jié)構(gòu)簡(jiǎn)單、低損耗、壽命長(zhǎng)、耐老

6、化、成本低、對(duì)外界要求低、易于維護(hù)、操作簡(jiǎn)單，編程簡(jiǎn)單等優(yōu)點(diǎn)。但是也有一個(gè)明顯的缺點(diǎn)，即顯示的信息量非常有限，只能顯示幾個(gè)有限的阿拉伯?dāng)?shù)字與字母,電路圖如圖1.3.1所示。..圖1.3.八段發(fā)光二極管顯示器原理結(jié)構(gòu)方案二：運(yùn)用LCD液晶顯示,液晶顯示屏是以若干個(gè)5×8或5×11點(diǎn)陣塊組成的顯示字符群,每個(gè)點(diǎn)陣塊為一個(gè)字符位.字符間距的行距都為一個(gè)點(diǎn)的寬度.采用這種液晶顯示功耗低、可靠性高、輕薄短小、輻射小、可視面積大，可以同時(shí)顯示多種信息。綜上所述，擬定第二種方案，即采用LCD液晶顯示電壓值及相關(guān)信息。1.4總體方案設(shè)

7、計(jì)由上節(jié)分析、比較、論證，決定了系統(tǒng)的最終方案：（1）.控制部分：采用FPGA為控制核心（2）AD轉(zhuǎn)換部分：采用逐次逼近（比較）型AD轉(zhuǎn)換器ADC0809；（3）顯示部分：采用液晶LCD顯示系統(tǒng)基本框圖如圖1.4所示FPGALCD顯示ADC0809譯碼驅(qū)動(dòng)碼制變換檔位控制電壓輸入控制信號(hào)按鍵圖1.4系統(tǒng)總體框圖1.5系統(tǒng)的基本原理測(cè)量信號(hào)（電壓信號(hào)）送入AD..轉(zhuǎn)換器，控制信號(hào)模塊發(fā)出控制信號(hào)，啟動(dòng)A/D的START進(jìn)行轉(zhuǎn)換，A/D采樣得到的數(shù)字信號(hào)數(shù)據(jù)在數(shù)據(jù)處理模塊中轉(zhuǎn)換為相應(yīng)的顯示代碼,最后經(jīng)顯示譯碼驅(qū)動(dòng)模塊發(fā)出控

8、制與驅(qū)動(dòng)信號(hào),推動(dòng)外部的顯示模塊(LCD)顯示相應(yīng)的數(shù)據(jù)。通過(guò)外部的鍵盤可以對(duì)系統(tǒng)進(jìn)行復(fù)位控制和顯示檔位選擇，不同的檔位選擇不同的輸入電壓范圍（0~5、5~50）。2單元電路設(shè)計(jì)2.1A/D轉(zhuǎn)換部分2.1.1ADC0809工作原理ADC0809是一種8位ADC，采用CMOS工藝制成的8位八通道A/D轉(zhuǎn)換器，片內(nèi)有8路模擬采樣開關(guān)，