常用集成時序邏輯器件及應(yīng)用.ppt

《常用集成時序邏輯器件及應(yīng)用.ppt》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第7章常用集成時序邏輯器件及應(yīng)用7.1集成計數(shù)器7.2集成寄存器和移位寄存器7.3序列信號發(fā)生器7.4以MSI為核心的同步時序電路的分析與設(shè)計7.1集成計數(shù)器集成計數(shù)器具有功能較完善、通用性強(qiáng)、功耗低、工作速率高且可以自擴(kuò)展等許多優(yōu)點(diǎn)，因而得到廣泛應(yīng)用。目前由TTL和CMOS電路構(gòu)成的MSI計數(shù)器都有許多品種，表7-1列出了幾種常用TTL型MSI計數(shù)器的型號及工作特點(diǎn)。表7-1常用TTL型MSI計數(shù)器7.1.1常用集成計數(shù)器功能分析1.異步集成計數(shù)器74LS9074LS90是二—五—十進(jìn)制異步計數(shù)器，其內(nèi)部邏輯電路及傳統(tǒng)邏輯符號分別

2、如圖7-1(a)、(b)所示。它包含兩個獨(dú)立的下降沿觸發(fā)的計數(shù)器，即模2(二進(jìn)制)和模5(五進(jìn)制)計數(shù)器；異步清0端R01、R02和異步置9端S91、S92均為高電平有效，圖7-1(c)為74LS90的簡化結(jié)構(gòu)框圖。采用這種結(jié)構(gòu)可以增加使用的靈活性。74LS196、74LS293等異步計數(shù)器多采用這種結(jié)構(gòu)。圖7-174LS90計數(shù)器(a)邏輯圖；(b)傳統(tǒng)邏輯符號；(c)結(jié)構(gòu)框圖74LS90的功能表如表7-2所示。從表中看出，當(dāng)R01R02=1，S91S92=0時，無論時鐘如何，輸出全部清0；而當(dāng)S91S92=1時，無論時鐘和清0信

3、號R01、R02如何，輸出就置9。這說明清0、置9都是異步操作，而且置9是優(yōu)先的，所以稱R01、R02為異步清0端，S91、S92為異步置9端。表7-274LS90功能表當(dāng)滿足R01R02=0、S91S92=0時電路才能執(zhí)行計數(shù)操作，根據(jù)CP1、CP2的各種接法可以實現(xiàn)不同的計數(shù)功能。當(dāng)計數(shù)脈沖從CP1輸入，CP2不加信號時，QA端輸出2分頻信號，即實現(xiàn)二進(jìn)制計數(shù)。當(dāng)CP1不加信號，計數(shù)脈沖從CP2輸入時，QD、QC、QB實現(xiàn)五進(jìn)制計數(shù)。實現(xiàn)十進(jìn)制計數(shù)有兩種接法。圖7-2(a)是8421BCD碼接法，先模2計數(shù)，后模5計數(shù)，由QD、

4、QC、QB、QA輸出8421BCD碼，最高位QD作進(jìn)位輸出。圖7-2(b)是5421BCD碼接法，先模5計數(shù)，后模2計數(shù)，由QA、QD、QC、QB輸出5421BCD碼，最高位QＡ作進(jìn)位輸出，波形對稱。兩種接法的狀態(tài)轉(zhuǎn)換表(也稱態(tài)序表)見表7-3。表7-3兩種接法的態(tài)序表圖7-274LS90構(gòu)成十進(jìn)制計數(shù)器的兩種接法(a)8421BCD碼接法；(b)5421BCD碼接法2.同步集成計數(shù)器7416174161是模24(四位二進(jìn)制)同步計數(shù)器，具有計數(shù)、保持、預(yù)置、清0功能，其邏輯電路及傳統(tǒng)邏輯符號分別如圖7-3(a)、(b)所示。它由四

5、個JK觸發(fā)器和一些控制門組成，QD、QC、QB、QA是計數(shù)輸出，QD為最高位。74LS161與74161內(nèi)部電路不同，但外部引腳圖及功能表均相同。OC為進(jìn)位輸出端，OC=QDQCQBQAT，僅當(dāng)T=1且計數(shù)狀態(tài)為1111時，OC才變高，并產(chǎn)生進(jìn)位信號。圖7-374161計數(shù)器(a)邏輯圖；(b)傳統(tǒng)邏輯符號CP為計數(shù)脈沖輸入端，上升沿有效。Cr為異步清0端，低電平有效，只要Cr=0，立即有QDQCQBQA=0000，與CP無關(guān)。LD為同步預(yù)置端，低電平有效，當(dāng)Cr=1，LD=0，在CP上升沿來到時，才能將預(yù)置輸入端D、C、B、

6、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。P、T為計數(shù)器允許控制端，高電平有效，只有當(dāng)Cr=LD=1，PT=1，在CP作用下計數(shù)器才能正常計數(shù)。當(dāng)P、T中有一個為低時，各觸發(fā)器的J、K端均為0，從而使計數(shù)器處于保持狀態(tài)。P、T的區(qū)別是T影響進(jìn)位輸出OC，而P則不影響OC。表7-474161功能表圖7-474161時序圖3.十進(jìn)制可逆集成計數(shù)器74LS192圖7-574LS192傳統(tǒng)邏輯符號表7-574LS192功能表①該器件為雙時鐘工作方式，CP+是加計數(shù)時鐘輸入，CP-是減計數(shù)時鐘輸入，均為上升沿觸發(fā)，采用8421BCD碼

7、計數(shù)。②Cr為異步清0端，高電平有效。③LD為異步預(yù)置控制端，低電平有效，當(dāng)Cr=0、LD=0時預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。④進(jìn)位輸出和借位輸出是分開的。OC為進(jìn)位輸出，加法計數(shù)時，進(jìn)入1001狀態(tài)后有負(fù)脈沖輸出，脈寬為一個時鐘周期。OB為借位輸出，減法計數(shù)時，進(jìn)入0000狀態(tài)后有負(fù)脈沖輸出，脈寬為一個時鐘周期。4.二進(jìn)制可逆集成計數(shù)器74LS169圖7-674LS169傳統(tǒng)邏輯符號表7-674LS169功能表74LS169的特點(diǎn)如下：①該器件為加減控制型的可逆計數(shù)器，U/D=1

8、時進(jìn)行加法計數(shù)，U/D=0時進(jìn)行減法計數(shù)。模為16，時鐘上升沿觸發(fā)。②LD為同步預(yù)置控制端，低電平有效。③沒有清0端，因此清0靠預(yù)置來實現(xiàn)。④進(jìn)位和借位輸出都從同一輸出端OC輸出。當(dāng)加法計數(shù)進(jìn)入1111后，OC端有