資源描述：
《微機原理與接口技術(樓順天)-第6章2.ppt》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在行業(yè)資料-天天文庫。
1、第六章存儲器設計本教案內(nèi)容第6章存儲器設計1.存儲器分類及主要技術指標2.常用存儲器芯片介紹3.擴展存儲器設計位擴展字節(jié)擴展字節(jié)和位擴展存儲器地址譯碼擴展存儲器接口電路設計總線負載能力6.3擴展存儲器設計在微機系統(tǒng)中，存儲器是按字節(jié)來構成的，而所選擇的存儲器芯片的字長不足8位時，用這樣的存儲器芯片構成系統(tǒng)所需的存儲器子系統(tǒng)電路，就必須進行位擴展，即用幾片存儲器芯片并起來，以增加存儲字長。1．位擴展6.3擴展存儲器設計位擴展設計實例請分析地址范圍？6.3擴展存儲器設計字節(jié)擴展是指增加存儲器字節(jié)的數(shù)量（容量）。例如，用2片2k×8b的SRAM芯片6116，組成4k×8b的存儲器，字節(jié)擴展設計
2、如下圖所示。２．字節(jié)擴展6.3擴展存儲器設計字節(jié)擴展設計實例請分析地址范圍？6.3擴展存儲器設計字節(jié)和位擴展是字節(jié)擴展和位擴展的組合。３．字節(jié)和位擴展6.3擴展存儲器設計一個存儲體通常由多個存儲器芯片組成，CPU要實現(xiàn)對存儲單元的訪問，首選要選擇存儲器芯片，然后再從選中的芯片中依照地址碼選擇相應的存儲單元讀/寫數(shù)據(jù)。４．存儲器地址譯碼6.3擴展存儲器設計通常，芯片內(nèi)部存儲單元的地址由CPU輸出的n(n由片內(nèi)存儲容量2n決定)條低位地址線完成選擇，即CPU輸出的低位地址碼用作片內(nèi)尋址，來選擇片內(nèi)具體的存儲單元；而芯片的片選信號則是通過CPU的高位地址線譯碼得到，作片外尋址，以選擇該芯片的所
3、有存儲單元在整個存儲地址空間中的具體位置。４．存儲器地址譯碼6.3擴展存儲器設計存儲器地址譯碼方法通常有三種：４．存儲器地址譯碼⑴全地址譯碼方式。⑵部分地址譯碼方式。⑶線選譯碼方式。6.3擴展存儲器設計４．存儲器地址譯碼⑴全地址譯碼方式除直接與存儲器芯片相連的地址線外，所有剩余的高位地址線都被連接到地址譯碼器，參加地址譯碼，其譯碼輸出作為存儲器芯片的片選信號。優(yōu)點：每一個存儲單元只對應內(nèi)存空間的一個地址，即抵制無重疊。缺點：譯碼電路復雜，費硬件。6.3擴展存儲器設計例6．1在8088CPU工作在最大方式組成的微機應用系統(tǒng)中，擴充設計8kB的SRAM電路，SRAM芯片用Intel6264。
4、若分配給該SRAM的起始地址為62000H，片選信號（CS1）為低電平有效。請用全地址譯碼方法設計該SRAM存儲器的片選信號形成電路。6.3擴展存儲器設計解：因為Intel6264的片容量為8k×8b(8kB)，因此只需要1片Intel6264存儲器芯片，即既不需要位擴展，也不需要字節(jié)擴展。由于Intel6264片內(nèi)地址線有13根，所以8088CPU系統(tǒng)地址總線的低13位A12～A0直接與Intel6264的片內(nèi)地址引腳A12～A0相連接，作片內(nèi)尋址，來選擇片內(nèi)具體的存儲單元。6.3擴展存儲器設計由于采用全地址譯碼，所以8088CPU系統(tǒng)地址總線的高7位A19～A13全部參加譯碼，其譯碼
5、輸出作為存儲器芯片的片選信號。當有效時，對應的存儲器地址范圍為62000H～63FFFH連續(xù)的8kB存儲區(qū)域。根據(jù)以上設計原則設計的SRAM存儲器的片選信號（CS1）形成電路如下圖所示。6.3擴展存儲器設計全地址譯碼方法設計的SRAM存儲器的片選信號形成電路6.3擴展存儲器設計４．存儲器地址譯碼（2）部分地址譯碼方式部分地址譯碼方式也稱為局部地址譯碼方式。其方法是某些高位地址線被省略而不參加地址譯碼。簡化了地址譯碼電路，但地址空間有重疊。優(yōu)點：簡化了地址譯碼電路，省硬件。缺點：地址空間有重疊，浪費了地址空間。6.3擴展存儲器設計例6.2在8088CPU工作在最小方式組成的微機應用系統(tǒng)中，
6、擴充設計8kB的SRAM電路，SRAM芯片用Intel6264。若分配給該SRAM的地址范圍00000H～0FFFFH，片選信號（CS1）為低電平有效。請用部分地址譯碼方法設計該SRAM存儲器的片選信號形成電路。6.3擴展存儲器設計解：因為Intel6264的片容量為8k×8b(8kB)，因此只需要1片Intel6264存儲器芯片。而題目給出的地址范圍為00000H～0FFFFH，共64kB，說明有8個地址重疊區(qū)，即采用部分地址譯碼時，有3條高位地址線（A15、A14和A13）不參加譯碼。由于8088CPU工作在最小方式，所以，IO/M=0要參加譯碼。片選信號形成電路如下圖所示。6.3擴
7、展存儲器設計部分地址譯碼方法設計的SRAM存儲器的片選信號形成電路6.3擴展存儲器設計４．存儲器地址譯碼（3）線選地址譯碼方式線選法是指用存儲器芯片片內(nèi)尋址以外的系統(tǒng)的高位地址線中的某一條，作為存儲器芯片的片選控制信號。優(yōu)點：選擇芯片不需要外加邏輯電路，譯碼線路簡單。缺點：地址重疊區(qū)域多，不能充分利用系統(tǒng)的存儲器空間。6.3擴展存儲器設計5．存儲器地址譯碼電路存儲器的地址譯碼電路形式很多，概括為：組合電路（門電路）形式。專用譯碼器形
