計(jì)算機(jī)組成原理_-CPU子系統(tǒng)-概述.ppt

《計(jì)算機(jī)組成原理_-CPU子系統(tǒng)-概述.ppt》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、※本章主要介紹：功能部件部件之間的數(shù)據(jù)通路CPU的基本結(jié)構(gòu)CPU的設(shè)計(jì)方法第3章CPU子系統(tǒng)模型機(jī)處理器(CISC)MIPS32處理器(RISC)1/24CPU3.1CPU概述主存硬盤光盤鍵盤顯示器※CPU在計(jì)算機(jī)中的角色主機(jī)外圍設(shè)備CPU是計(jì)算機(jī)中的核心部件①數(shù)據(jù)運(yùn)算功能結(jié)構(gòu)最復(fù)雜、技術(shù)難度最高！②系統(tǒng)控制功能2/24①時(shí)序系統(tǒng)②控制部件③緩存部件④寄存器(堆)⑤運(yùn)算部件3.1.1CPU的基本結(jié)構(gòu)部件通過數(shù)據(jù)/控制通路互連，實(shí)現(xiàn)信息交互運(yùn)算器寄存器控制器數(shù)據(jù)通路主存時(shí)序部件外部信號時(shí)鐘信號※主要部件：1、總體

2、結(jié)構(gòu)模型緩存部件控制通路數(shù)據(jù)信號控制信號3/24(1)運(yùn)算部件(2)緩存部件(3)寄存器(4)控制器(5)時(shí)序部件2、CPU的主要部件從硬件的角度，CPU內(nèi)部的主要部件包括：通過數(shù)據(jù)通路/控制通路互相連接各種功能部件，分別通過數(shù)據(jù)通路/控制通路互相連接形成CPU的硬件架構(gòu)→CPU的微架構(gòu)4/24(1)運(yùn)算部件輸入邏輯A輸出邏輯輸入邏輯B數(shù)據(jù)源操作數(shù)運(yùn)算結(jié)果對操作數(shù)進(jìn)行運(yùn)算，主要是算術(shù)運(yùn)算/邏輯運(yùn)算基本組成如下：5/24ALU(2)緩存部件為提高CPU從主存中讀取指令/數(shù)據(jù)的效率，在CPU內(nèi)部集成了多級緩存部件。

3、[作用]緩存從主存中讀取的部分指令/數(shù)據(jù)CPU內(nèi)核L1L2L3主存6/24L1、L2和L3就是緩存部件程序的執(zhí)行具有局部性提前把需要的指令數(shù)據(jù)調(diào)入緩存(3)寄存器組(堆)①通用寄存器：多個(gè)存儲各種用途的數(shù)據(jù)信息?；绢愋腿缦拢和ㄓ眉拇嫫饔腥治ㄒ坏刂?，可通過地址碼訪問，可在機(jī)器指令中直接使用。[功能]提供操作數(shù)、地址碼、存放運(yùn)算結(jié)果等。[部件選用]一般用小容量的多端口存儲器來構(gòu)成寄存器組，其中1個(gè)存儲單元作為1個(gè)寄存器。7/24②暫存器[特征]多個(gè)，內(nèi)部專用，無需分配地址碼，不能在機(jī)器指令中使用。[主要用途]用

4、來暫存產(chǎn)生的臨時(shí)數(shù)據(jù)，以備在后續(xù)操作過程中使用。③指令寄存器（IR）[主要用途]只有1個(gè)，用于存放指令代碼。從存儲器(或者指令緩存)中讀取到指令以后，就直接存入到指令寄存器中。8/24④程序計(jì)數(shù)器（PC）[主要用途]僅1個(gè)，用來指明指令在存儲器中的存放位置，即存儲單元的地址碼。00FFPC00FF[注意]取指令結(jié)束后，PC保存的地址碼自動修改，以指向下一條指令的存儲單元，修改量取決于指令字長和存儲器的編址單位。…IR9/24⑤程序狀態(tài)字寄存器（PSW）[主要用途]僅1個(gè)，記錄現(xiàn)行程序的運(yùn)行狀態(tài)和程序的工作模式。

5、PSW-特征位也叫標(biāo)志位，反映CPU的當(dāng)前狀態(tài)。指令執(zhí)行時(shí)，根據(jù)情況自動設(shè)置這些特征位，作為后續(xù)操作的判斷依據(jù)，通常有5類:進(jìn)位C溢出V零值Z負(fù)值N奇偶P…自動設(shè)置(具備該特征，就設(shè)置該標(biāo)志位=1)10/24PSW-編程設(shè)定位PSW中某些位或字段可通過程序來設(shè)定，以決定程序的調(diào)試、對中斷的響應(yīng)、程序的運(yùn)行模式等。跟蹤位T允許中斷I程序優(yōu)先級P運(yùn)行模式⑥地址寄存器（MAR）[主要用途]只有1個(gè)，讀寫存儲器時(shí)，先要定位存儲單元，因此設(shè)置MAR來存放目標(biāo)單元的地址碼。先將有效地址送入MAR，再啟動后續(xù)的讀寫操作。11

6、/24⑦數(shù)據(jù)緩沖寄存器（MBR）[主要用途]只有1個(gè)，過渡性地存放CPU與主存之間交換的數(shù)據(jù)。無論是從主存讀取的數(shù)據(jù)，還是寫入到主存的數(shù)據(jù)，都要經(jīng)過MBR。[主要用途]堆棧(存儲器)數(shù)據(jù)1數(shù)據(jù)0…數(shù)據(jù)n數(shù)據(jù)n-100FFSP棧頂棧底彈出12/24僅1個(gè)，固定存放堆棧的棧頂單元的地址碼。根據(jù)這個(gè)地址碼，去讀寫堆棧。⑧堆棧指針（SP）4、控制器[主要作用]根據(jù)產(chǎn)生微命令的方式，有兩類控制單元：根據(jù)指令、時(shí)鐘信號、外部信號等信息，產(chǎn)生各種控制信號(微命令)，以便控制各種功能部件協(xié)同工作，完成指令的功能?？刂茊卧噶畲?/p>

7、碼時(shí)序信號狀態(tài)信號各種控制信號①組合邏輯控制器②微程序控制器組合邏輯硬件電路→控制信號微程序譯碼→控制信號13/245、時(shí)序部件[定義]周期、節(jié)拍、脈沖等頻率型信號序列。產(chǎn)生時(shí)序信號的部件稱為時(shí)序發(fā)生器或時(shí)序系統(tǒng)，由1個(gè)低頻振蕩器和倍頻邏輯組成。①時(shí)序信號低頻震蕩器倍頻邏輯CPU時(shí)鐘周期信號機(jī)器周期信號指令周期信號低頻信號振蕩器：它是一個(gè)低頻脈沖源，能輸出固定頻率的基準(zhǔn)脈沖信號(外頻)，作為系統(tǒng)時(shí)鐘信號。14/24系統(tǒng)時(shí)鐘信號經(jīng)過倍頻放大以后，產(chǎn)生執(zhí)行指令所需要的各種時(shí)序信號：①節(jié)拍信號，即CPU時(shí)鐘周期信號；

8、②工作周期信號，即機(jī)器周期信號；③指令周期信號。T時(shí)鐘周期機(jī)器周期指令周期取指令取源操作數(shù)其它執(zhí)行指令的時(shí)間機(jī)器周期包括若干(≥1)時(shí)鐘周期。指令周期包括若干(≥2)機(jī)器周期。15/243.1.2CPU的工作原理1、主要功能處理指令-控制指令的執(zhí)行順序；執(zhí)行操作-產(chǎn)生控制信號控制部件工作；控制時(shí)間-控制各步操作的時(shí)序；數(shù)據(jù)運(yùn)算-算術(shù)和邏輯運(yùn)算；2、執(zhí)行指令的流程讀取指令-從存儲器中讀取