資源描述：
《實時陣列信號處理系統(tǒng)的設計與實現(xiàn).pdf》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學術(shù)論文-天天文庫。
1、實時陣列信號處理系統(tǒng)的設計與實現(xiàn)楊欣然2015年1月中圖分類號：TN79UDC分類號：540實時陣列信號處理系統(tǒng)的設計與實現(xiàn)作者姓名楊欣然學院名稱信息與電子學院指導教師杜慧茜副教授答辯委員會主席韓力教授申請學位工學碩士學科專業(yè)電路與系統(tǒng)學位授予單位北京理工大學論文答辯日期2015年1月DesignandimplementationofReal-TimeArraySignalProcessingSystemCandidateName：XinRanYangSchoolorDepartment:Information
2、andElectronicsFacultyMentor:Prof.HuiQianDuChair,ThesisCommittee:Prof.LiHanDegreeApplied:MasterofEngineeringMajor:CircuitsandSystemsDegreeby:BeijingInstituteofTechnologyTheDateofDefence：Jan,2015研究成果聲明本人鄭重聲明：所提交的學位論文是我本人在指導教師的指導下進行的研究工作獲得的研究成果。盡我所知，文中除特別標注和致謝的
3、地方外，學位論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得北京理工大學或其它教育機構(gòu)的學位或證書所使用過的材料。與我一同工作的合作者對此研究工作所做的任何貢獻均已在學位論文中作了明確的說明并表示了謝意。特此申明。簽名：日期：北京理工大學碩士學位論文摘要近年來隨著數(shù)字化相控陣雷達、多輸入多輸出結(jié)構(gòu)通信系統(tǒng)等諸多方向上廣泛應用了陣列信號處理技術(shù)，陣列信號處理技術(shù)已經(jīng)愈發(fā)成為信號處理領(lǐng)域的重要趨勢。本文針對某型號雷達系統(tǒng)中對陣列信號采集數(shù)據(jù)采集和實時處理的需求，研究并設計了一種基于FPGA的實時陣列信號
4、處理系統(tǒng)。采用多通道ADC完成目標信號的量化，在FPGA完成實時數(shù)字信號處理并通過高速串行總線進行數(shù)據(jù)傳輸，建立了一套具有高速數(shù)據(jù)實時處理硬件平臺。本論文的主要研究工作如下：(1)多通道AD采集系統(tǒng)硬件方案設計：依據(jù)設計需求并經(jīng)過對多通道ADC、低抖動時鐘分發(fā)芯片、FPGA、高速串行總線等技術(shù)發(fā)展進行學習和研究，本文完成了包括五片ADI公司內(nèi)部集成4通道的高速ADC芯片AD9653，ADI公司的超低抖動時鐘分發(fā)芯片ADCLK948、Xilinx公司Kintex-7系列FPGA，以及RapidIO、千兆以太網(wǎng)等串
5、行總線接口的硬件實現(xiàn)方案設計。(2)多通道AD采集系統(tǒng)硬件詳細設計：將該系統(tǒng)劃分為AD數(shù)據(jù)采集模塊、FPGA信號處理模塊、RapidIO和千兆以太網(wǎng)總線接口數(shù)據(jù)傳輸接口模塊，分別針對每個模塊完成了硬件電路和FPGA邏輯設計。(3)針對高速數(shù)字系統(tǒng)設計中面臨的信號和電源完整性問題，研究高速數(shù)字信號設計的基本原理和工程實踐中的注意事項，針對本系統(tǒng)具體電路設計進行了理論分析并采取合適該系統(tǒng)的解決方案。(4)完成了硬件電路調(diào)試和功能測試、對ADC進行了性能測試、并對FPGA內(nèi)信號處理的結(jié)果進行了驗證。通過對ADC進行性
6、能測試，測試結(jié)果表明,采集系統(tǒng)不僅具有高達11.5bit的有效位數(shù),而且還具有低至200ps的通道間延時差,性能指標完全符合設計要求,為信號的實時處理奠定了基礎,論文成果已在某微波遙感系統(tǒng)當中得到了成功應用。關(guān)鍵詞：高速數(shù)據(jù)采集；多通道；實時處理；陣列信號I北京理工大學碩士學位論文AbstractInrecentyears,withthedigitalphasedarrayradarandMIMOstructurecommunicationssystemsarewidelyusedarraysignalproc
7、essing,arraysignalprocessingtechnologyhasincreasinglybecomeanimportanttrendinthefieldofsignalprocessing.Inthispaper,weresearchanddesignofaFPGA-basedreal-timearraysignalprocessingsystemsusinginapassivedetectionsystemswhichdemandedforanarrayofsignalacquisition
8、andreal-timeprocessingofdatacollection.Weuseamulti-channelADCtoacquiresignal,completedigitalsignalprocessinginFPGAanddatatransferviahighspeedserialbus,asetofhigh-speedreal-timedataprocessinghard
