電工電子技術基礎 教學課件 作者 李溪冰 第10章 .ppt

《電工電子技術基礎 教學課件 作者 李溪冰 第10章 .ppt》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。

1、第10章時序邏輯電路本章要點熟悉基本RS觸發(fā)器的電路組成、邏輯功能和工作原理。了解觸發(fā)器的幾種常用觸發(fā)方式及特點。掌握各類型觸發(fā)器的邏輯功能并分析由其組成的應用電路。了解數(shù)碼寄存器、移位寄存器的功能和電路組成。了解計數(shù)器的功能，掌握二進制、十進制計數(shù)器電路組成原理。了解集成計數(shù)器的使用常識第10章時序邏輯電路觸發(fā)器是能夠存儲一位二進制數(shù)碼的電路，它是由邏輯門電路通過一定的方式組合而成的。觸發(fā)器在某一時刻的輸出不僅和當時的輸入狀態(tài)有關，而且還與在此之前的電路狀態(tài)有關。即當輸入信號消失后，觸發(fā)器的狀態(tài)被記憶，直到再輸入信號后它的狀態(tài)才可能變化。10.1

2、觸發(fā)器10.1.1基本RS觸發(fā)器1．電路組成將兩個與非門的輸入端與輸出端交叉反饋連接就構成了基本RS觸發(fā)器，如圖所示。電路中有兩個輸入端、和兩個輸出端、，其中稱為置0端，稱為置1端，字母上的非號表示低電平觸發(fā)有效，兩個輸出端和的狀態(tài)是相反的，通常規(guī)定端平的狀態(tài)為觸發(fā)器的狀態(tài)。如圖所示是基本RS觸發(fā)器的邏輯符號。第10章時序邏輯電路10.1觸發(fā)器10.1.1基本RS觸發(fā)器2．基本RS觸發(fā)器的工作原理在數(shù)字電路中，＝0，＝1時，稱觸發(fā)器處于0狀態(tài)；當＝1，＝0時，稱觸發(fā)器處于1狀態(tài)，即用端的狀態(tài)代表觸發(fā)器的狀態(tài)。因而，在穩(wěn)定時，觸發(fā)器有兩種可能的狀態(tài)：

3、0態(tài)和1態(tài)，利用這兩種狀態(tài)可以存儲一位二進制數(shù)碼0或1。當=0，=1時，觸發(fā)器輸出＝0，＝1，這是復位狀態(tài)。當=1，=0時，觸發(fā)器輸出＝1，＝0，這是置位狀態(tài)。當==1時，觸發(fā)器的輸出狀態(tài)保持原來狀態(tài)不變。當==0時，則強迫兩個與非門的輸出都為1，這種情況為不允許狀態(tài)?；綬S觸發(fā)器狀態(tài)真值表輸入輸出動作狀態(tài)0101復位1010置位11保持0011禁止第10章時序邏輯電路10.1觸發(fā)器10.1.2觸發(fā)方式根據(jù)時鐘脈沖觸發(fā)方式的不同觸發(fā)器可分為：同步式觸發(fā)、上升沿觸發(fā)、下降沿觸發(fā)和主從觸發(fā)四種類型。觸發(fā)器類型觸發(fā)信號有效時刻時序圖特點同步式觸發(fā)CP為

4、高電平期間CPRSQQQQ上升沿觸發(fā)CP為上升沿時刻下降沿觸發(fā)CP為下降沿時刻主從觸發(fā)CP高電平接收輸入信號，下降沿翻轉有干擾信號竄入，易產生錯誤翻轉。保證一個CP周期觸發(fā)器只動作下次，可克服輸入干擾信號引起的誤翻轉。同上同上第10章時序邏輯電路10.1觸發(fā)器10.1.3常用觸發(fā)器1．JK觸發(fā)器（1）JK觸發(fā)器的結構JK觸發(fā)器的邏輯結構如圖所示，圖中CP是下降沿觸發(fā)有效。它是有兩個同步RS觸發(fā)器和一個非門構成，其中兩個同步RS觸發(fā)器中一個稱為“主觸發(fā)器”，另一個稱為“從觸發(fā)器”，非門使得加到這兩個觸發(fā)器的時鐘信號反相。輸入信號J、K位于主觸發(fā)器的輸

5、入端，輸出信號、由從觸發(fā)器輸出，并將、端的狀態(tài)作為一對附加的控制信號接回到主觸發(fā)器的輸入端。＆。＆。＆。＆。。。＆＆1。＆。＆。G1G2G3G4G5G6G7G8G9.........QCPJKCP。。KQ。J邏輯符號如圖所示第10章時序邏輯電路10.1觸發(fā)器10.1.3常用觸發(fā)器1．JK觸發(fā)器（2）JK觸發(fā)器的功能J=l、K=0時，CP信號到來后，觸發(fā)器置1。J=0、K=l時，CP信號到來后，觸發(fā)器置0。J=K=0時，主從觸發(fā)器的狀態(tài)均保持不變。J=K=1時，CP信號到來后，觸發(fā)器翻轉。真值表JKQnQn+1說明00000101保持00110100

6、置011000111置111110110翻轉2.D觸發(fā)器（1）電路組成D觸發(fā)器是只有一個輸入信號端的JK觸發(fā)器如圖所示。CP。。KQ。J1。DCP。。Q。DD觸發(fā)器的邏輯功能真值表如表所示。D觸發(fā)器邏輯功能真值表DQn+1說明00輸出狀態(tài)總與輸入狀態(tài)相同11輸出狀態(tài)總與輸入狀態(tài)相反第10章時序邏輯電路10.2寄存器10.2.1數(shù)碼寄存器能夠存放二進制數(shù)碼的電路稱為數(shù)碼寄存器。在數(shù)字電路系統(tǒng)中，常用于暫時存放某些數(shù)據(jù)。集成寄存器74LS175就是一個數(shù)碼寄存器，它的邏輯電路圖與管腳排列如圖所示。清零時鐘輸入輸出工作模式RDCPD0D1D2D3Q0Q1

7、Q2Q30111×↑10××××D0D1D2D3××××××××0000D0D1D2D3保持保持異步清零數(shù)碼寄存數(shù)據(jù)保持數(shù)據(jù)保持第10章時序邏輯電路10.2寄存器10.2.1數(shù)碼寄存器74LS175的真值表如表所示。74LS175的真值表由74LS175的真值表可以看到，把需要存儲的4位二進制數(shù)碼送到數(shù)據(jù)輸入端，那么在CP時鐘脈沖的上升沿作用下，4位數(shù)碼并行地出現(xiàn)在數(shù)據(jù)的輸出端。第10章時序邏輯電路10.2寄存器10.2.2移位寄存器移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖的作用下，寄存器中的數(shù)碼可以根據(jù)需要向左或者向右移動一位。移位寄存器與數(shù)碼

8、寄存器不同的是數(shù)據(jù)的輸入和輸出是串行而不是并行。1．單向移位寄存器單向移位寄存器可以分為左移寄存器和右移寄存器，兩種單向移