高電源電壓抑制比基準電壓源設計

《高電源電壓抑制比基準電壓源設計》由會員上傳分享，免費在線閱讀，更多相關內容在行業(yè)資料-天天文庫。

1、高電源電壓抑制比基準電壓源設計　　摘要：在此通過對帶隙基準電壓源電路進行建模分析，針對逆變電路的中低頻使用環(huán)境，設計了一個應用于高壓逆變器電路中的高電源電壓抑制比，低溫度系數(shù)的帶隙基準電壓源。該電路采用1μm，700V高壓CMOS工藝，在5V供電電壓的基礎上，采用一階溫度補償，并通過設計高開環(huán)增益共源共柵兩級放大器來提高電源電壓抑制比，同時使用寬幅鏡像電流偏置解決因共源共柵引起的輸出擺幅變小的問題?；鶞孰妷涸凑］敵鲭妷簽?.394V，溫度系數(shù)為8ppm/℃，中低頻電壓抑制比均可達到-112dB。關鍵詞：高電源電壓抑制比；帶隙基準

2、；基準電壓源；低溫度系數(shù)；一階補償中圖分類號：TN432?34文獻標識碼：A文章編號：1004?373X（2014）06?0132?040引言7基準電壓源模塊因其輸出穩(wěn)定，與電源電壓、溫度等變化無關，廣泛應用于模擬和數(shù)模混合電路中，例如A/D，D/A轉換器，逆變器等[1]。應用于高壓逆變器中的基準電壓源，為其他模塊提供偏置電流和作為比較器等的基準電壓使用，對此要求其在溫度和電壓變化的時候仍能保持其輸出電壓穩(wěn)定，否則會引起電路出現(xiàn)邏輯混亂，使系統(tǒng)不能正常工作，甚至發(fā)生過壓擊穿等事故。這樣在高壓中低頻環(huán)境下需要一個有良好溫度系數(shù)和高電

3、源電壓抑制比的基準電壓源的重要性就不言而喻。傳統(tǒng)的基準電壓源在0～70℃的溫度范圍內產(chǎn)生溫度系數(shù)為1×10-4[/°C]的基準電壓，電壓抑制比在-80～-70dB，且隨著頻率升高在103Hz左右迅速下降，難以達到逆變器電路要求。本文采用無錫上華1μm、700V高壓CMOS工藝進行設計與仿真，通過推導分析基準電壓源電壓抑制比的影響因數(shù)，對核心電路進行了改進并設計了一個高開環(huán)放大倍數(shù)，高電源抑制比的放大器，以減小溫度系數(shù)并提高基準電壓源的電壓抑制比。此基準電壓源的溫度系數(shù)達到8ppm/℃，交流低頻電壓抑制比達到-112dB，并在中高頻

4、都能保持較高的電壓抑制比。1改進的基準電壓源電路利用雙極晶體管[Vbe]電壓的負溫度系數(shù)和不同電流密度偏置下兩個雙極晶體管電壓差[Vbe]產(chǎn)生的正溫度系數(shù)特性，可以獲得零溫度系數(shù)基準電壓[2]。如圖1所示，是經(jīng)過改進的帶隙基準電壓源核心電路。使用兩個雙極晶體管并聯(lián)來消除放大器失配的影響，用共源共柵電流源來保持每個支路的電流有相同的溫度系數(shù)，并且利用共源共柵的電壓屏蔽特性來解決因MOS管溝道長度調制所產(chǎn)生的對電源電壓的依賴性[2?3]。7如圖1所示，放大器工作在深度負反饋下，以保持[Va]和[Vb]相等，即[Va=Vb]，同時[Va

5、=2Vbe]，[Vb=2Vbe3+IR2]，可得到：當T=300K時，[?VBE?T=-1.5mV/K]，[?VT?T=+][0.087mV/K]。此時，令雙極晶體管Q3，Q4的發(fā)射極面積為Q1，Q2的N倍，I1，I2的電流為I3，I4的M倍，再適當選取[R1]，[R2]的值，使[lnIC2AE3IS3AE2（1+R1R2）=1.5mV/K0.087mV/K≈17.2，]則可得到零溫度系數(shù)輸出電壓[Vref]。2電源電壓抑制比分析啟動電路和偏置電路對基準電壓源的電源抑制比不產(chǎn)生影響，電源電壓抑制比只與放大器和帶隙基準核心電路有關，

6、對于這兩部分的結構如圖2所示。其中，[A1（s）]為放大器輸入到輸出的傳遞函數(shù)，即放大器的開環(huán)放大倍數(shù)，[V1]為放大器的輸出，[Add（s）]為電源電壓對放大器輸出[V1]的傳遞函數(shù)，[A2_va（s）]，[A2_vref（s）]分別為放大器的輸出[V1]到端點a，[Vref]的傳遞函數(shù)，[Add_va（s）]，[Add_vref（s）]為其相對應電源電壓[Vdd]到a，[Vref]端的傳遞函數(shù)，[A3（s）]為[Vref]端到b的傳遞函數(shù)。想要得到高電壓抑制比的帶隙基準電壓源，除調整帶隙基準核心電路器件參數(shù)外，還需要設計高開環(huán)

7、增益、高電壓抑制比的放大器，即[A1（0）]要大，[Add（0）]要小。73帶隙基準源設計為了得到高電源抑制比的帶隙基準源，設計如圖3所示的帶隙基準電壓源電路。其中M1?M8及Q1?Q4組成帶隙基準電路，M9?M32為本文設計的高開環(huán)增益、高電壓抑制比的放大器。M23?M32構成運算放大器電路。為了提高增益采用兩級放大。第一級為差分放大，使用共源共柵結構作為負載來提高增益。第二級采用共源級放大以繼續(xù)提高增益，同時也擴展輸出擺幅。C1為米勒電容，它使放大器的高頻極點遠離主要極點，保持放大器穩(wěn)定工作，同時引入M30進行超前補償，使放大

8、器有足夠的相位裕度。M9?M22構成偏置電路。因為使用共源共柵結構會限制輸出擺幅，偏置電壓的設計應盡量使共源共柵的每個MOS管都處于飽和區(qū)邊緣，以使輸出擺幅達到最大。所以設計的偏置電路采用寬幅電流鏡來替代普通的電流鏡，其提供的偏置電壓能使共源共柵的