資源描述：
《基于fpga正弦信號發(fā)生器設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、基于FPGA正弦信號發(fā)生器設(shè)計 摘要：本文基于FPGA設(shè)計了一個正弦信號發(fā)生器，采用直接數(shù)字頻率合成（DDS）技術(shù)，實現(xiàn)了信號發(fā)生器的頻率、相位可以控制。并對系統(tǒng)進行了Modelsin功能仿真，仿真結(jié)果證實此次設(shè)計有較好的可靠性，且產(chǎn)生的波形最高頻率可以達到1.25M，頻率穩(wěn)定度在1%以內(nèi)。Abstract：ThispaperdescribesthedesignofasinusoidalsignalgeneratorbasedonFPGA，withdirectdigitalfrequencysynthesis（DDS）technology，thefr
2、equency，thephasesignalgeneratorcancontrol.AndthesystemoftheModelsinfunctionsimulation，simulationresultsshowthatthisdesignhasgoodreliability，highfrequencyandwaveformgenerationcanreach1.25M，frequencystabilitywithin1%.關(guān)鍵詞：直接數(shù)字頻率合成（DDS）；FPGA；正弦波信號發(fā)生器Keywords：DirectDigitalfrequencySy
3、nthesis（DDS）；FPGA；sinewavesignalgenerator中圖分類號：TP346文獻標(biāo)識碼：A文章編號：1006-4311（2014）03-0200-020引言4信號發(fā)生器作為一種為電子測試和計量工作電信號的設(shè)備，它和示波器、電壓表、頻率計等儀器一樣，是最普通、最基本，也是應(yīng)用最廣泛的電子儀器之一，幾乎所有的電參量的測量都要用到信號發(fā)生器。任意波形發(fā)生器設(shè)計的關(guān)鍵離不開DDS技術(shù)的發(fā)展，為了增加靈活性，我們采用FPGA實現(xiàn)DDS技術(shù)，把DDS中的ROM作為一個波形抽樣數(shù)據(jù)的公共存儲器，只要改變存儲波形信息的數(shù)據(jù)，就可以靈活的實現(xiàn)
4、任意波形發(fā)生器。將DDS設(shè)計嵌入到FPGA芯片所構(gòu)成的系統(tǒng)中，將使系統(tǒng)具有很高的性價比[1-2]。1系統(tǒng)設(shè)計設(shè)計的系統(tǒng)框圖如圖1所示。DDS系統(tǒng)的硬件主要有三部分組成：FPGA模塊、D/A轉(zhuǎn)換模塊和低通濾波器。D/A轉(zhuǎn)換器采用TI公司的DAC0832芯片，完成8位數(shù)字量到模擬量的轉(zhuǎn)換，從而產(chǎn)生輸出波形。RLC低通濾波器對DAC輸出的波形進行濾波，濾除高頻分量，從而得到一個頻譜純凈的正（余）弦波[3]。2系統(tǒng)仿真圖2為DDS信號發(fā)生器的頻率控制仿真圖，從圖中可以看出，正弦波的頻率隨著頻率控制字K的增大而增大，從而驗證了頻率控制的功能。圖3為DDS信號發(fā)生
5、器的相位控制仿真圖，從圖中可以看4出，相位控制字發(fā)生變化時，正弦波的相位發(fā)生相應(yīng)的變化，從而驗證了相位控制的功能。圖4為DDS信號發(fā)生器的波形控制仿真圖，從圖中可以看出，隨著波形控制字的改變，DDS輸出的波形變化，從而驗證了波形控制的功能。3系統(tǒng)測試以正弦波為例，進行系統(tǒng)的性能測試測量結(jié)果表明正弦波的頻率輸出范圍可達到0Hz～1.25MHz，各個頻率點的測試如表1。由表中數(shù)據(jù)可以看出，三次測的頻率都相對比較穩(wěn)定，無較大波動。頻率穩(wěn)定度S最大值為0.005141，在1%以內(nèi)，滿足設(shè)計要求。并且頻率穩(wěn)定隨頻率變化無明顯變化規(guī)律，在可達范圍內(nèi)相對頻率穩(wěn)定。測
6、試采用TDS2014示波器。測試正弦波時，波形由低頻到高頻都很穩(wěn)定，直到1.25MHZ時，由于濾波器設(shè)計為1.20M的低通濾波器，所以會出現(xiàn)一些高頻失真。圖5為DDS正弦波測試圖。這個波形顯示比較穩(wěn)定，對稱性好、波形失真小、頻率精度高、波形比較平滑、無毛刺。波形基本符合設(shè)計要求。4結(jié)論4本文介紹了基于FPGA的DDS正弦信號發(fā)生器的設(shè)計，波形功能仿真結(jié)果顯示了其具有良好的可靠性和靈活性；另外，此設(shè)計方案可以根據(jù)需要進行接口和控制方式的修改，只要改變FPGA中ROM表的數(shù)據(jù)，DDS電路就可以產(chǎn)生任意的波形，且波形最高頻率可以達到1.25M，頻率穩(wěn)定度在1
7、%以內(nèi)。參考文獻：[1]余勇，鄭小林.基于FPGA的DDS正弦信號發(fā)生器的設(shè)計和實現(xiàn)[J].電子器件，2005，28（3）：596-599.[2]胡振華.VHDL與FPGA設(shè)計[M].北京：中國鐵道出版社，2004.[3]何在民，胡永輝等.基于FPGA的數(shù)字匹配濾波器的實現(xiàn)[J].時間頻率學(xué)報，2008，31（1）：114-116.4
