基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)

ID:5274431

大?。?53.04 KB

頁(yè)數(shù):4頁(yè)

時(shí)間:2017-12-07

基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)_第1頁(yè)
基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)_第2頁(yè)
基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)_第3頁(yè)
基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)_第4頁(yè)
資源描述:

《基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、第30卷第1期微計(jì)算機(jī)應(yīng)用Vol130No112009年1月MICROCOMPUTERAPPLICATIONSJan12009基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)1,21楊莉榮王煒(1天津工業(yè)大學(xué)信息與通信工程學(xué)院天津3001602河北石油職業(yè)技術(shù)學(xué)院廊坊065000)摘要:介紹了一種應(yīng)用VHDL語(yǔ)言設(shè)計(jì)數(shù)字鎖相環(huán)的設(shè)計(jì)方法,闡明其基本工作原理和設(shè)計(jì)思想,給出了系統(tǒng)主要模塊的設(shè)計(jì)過程和仿真結(jié)果;用可編程邏輯器件FPGA予以實(shí)現(xiàn)。該方案提高了DPLL的快速鎖定性能,同時(shí)保證了鎖定精度。關(guān)鍵詞:數(shù)字鎖相環(huán)FPGAVHDLDesignofDigitalPhase-LockedLoopBasedon

2、FPGA1、21YANGLirong,WANGWei1(SchoolofInformationandCommunicationEngineeringinTianjinPolytechnicUniversity,Tianjin,300160,China2HebeiTechnicalCollegeofPetroleumProfession,Langfang,065000,China)Abstract:Digitalphase-lockedLoop(DPLL)technologywillbeusedwidely1Thispaperhasproposedamethodologyofdesig

3、ningDPLL,systematicallystatesitsoperationalprinciplewhichisfollowedbythedesigningprocessesandsimulatingresultsofthemainmodules1Thismethodology,basedonVHDLtechnique,canbeimplementedbyfieldprogrammablelogicarray(FPGA)1Keywords:DigitalPhase-LockedLoop,FPGA,VHDL1引言鎖相就是利用輸入信號(hào)與輸出信號(hào)之間的相位誤差自動(dòng)調(diào)節(jié)輸出相位,使輸出

4、信號(hào)頻率自動(dòng)跟蹤輸入[1]信號(hào)頻率,從而完成兩個(gè)信號(hào)相位同步、頻率自動(dòng)跟蹤的功能。隨著現(xiàn)代數(shù)字技術(shù)的發(fā)展,鎖相技術(shù)也從原來(lái)的模擬鎖相逐步發(fā)展到數(shù)字乃至全數(shù)字鎖相,現(xiàn)在全數(shù)字鎖相環(huán)由于具有精度高且不受溫度、電壓影響,環(huán)路帶寬和中心頻率編程可調(diào)等優(yōu)點(diǎn),廣泛應(yīng)用于信號(hào)處理、調(diào)制解調(diào)、時(shí)鐘同步、倍頻、頻率合成等眾[2]多鄰域。本文利用FPGA設(shè)計(jì)數(shù)字鎖相環(huán),不但可以提高設(shè)計(jì)速度和系統(tǒng)的集成度,而且可以提高系統(tǒng)的整體性能。2鎖相環(huán)基本原理鎖相環(huán)(PLL)技術(shù)也稱自動(dòng)相位控制技術(shù),主要由相位比較器(EXOR鑒相器),低通濾波器(LPF),壓控振蕩器(VCO)和參考頻率源(晶體振蕩器)組成。當(dāng)壓控

5、振蕩器的頻率fv由于某種原因發(fā)生變化時(shí),必然相應(yīng)地產(chǎn)生相位變化。這個(gè)相位變化在鑒相器中與參考晶體振蕩器的穩(wěn)定(對(duì)應(yīng)于頻率fR)相比較,使鑒相器輸出一個(gè)與相位誤差成比例的誤差電壓ud(t),經(jīng)過低通濾波器,取出其中緩慢變動(dòng)的直流電壓分量uc(t),并加到VCO的控制端,使壓控振蕩器的輸出頻率fv不斷改變且向參考頻率fR靠攏,直至fv=fR為止,從而使得uV(t)、uR(t)兩信號(hào)的頻率相同而相位差保持恒定(同步),即實(shí)現(xiàn)頻率自動(dòng)跟蹤和相位鎖定。這就是鎖相環(huán)路的基本原理。本文于2008-09-22收到。1期楊莉榮等:基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)69[2]3全數(shù)字鎖相環(huán)的設(shè)計(jì)原理數(shù)字鎖相環(huán)

6、模型是模擬鎖相環(huán)系統(tǒng)的數(shù)字化,數(shù)字鎖相環(huán)的基本結(jié)構(gòu)如圖1所示。主要由數(shù)字鑒相器、K變??赡嬗?jì)數(shù)器構(gòu)成(模數(shù)K可預(yù)置)、加/減脈沖控制器和除N計(jì)數(shù)器構(gòu)成。K變??赡嬗?jì)數(shù)圖1全數(shù)字鎖相環(huán)路結(jié)構(gòu)圖器和加/減脈沖控制器的工作頻率分別為Mf0和2Nf0,f0為鎖相環(huán)的中心頻率。一般情況下M和N為2的整數(shù)冪。時(shí)鐘2Nf0經(jīng)除H(H=M/2N)計(jì)數(shù)器得到。需要說明的是,實(shí)際應(yīng)用中一般在壓控振蕩器與鑒相器之間加入可控的變模分頻器,來(lái)得到固定的或是可變的輸出頻率,輸出頻率與輸入頻率之間成比例關(guān)系。4基于FPGA實(shí)現(xiàn)的數(shù)字鎖相環(huán)411數(shù)字鑒相器的實(shí)現(xiàn)常用的數(shù)字鑒相器有兩種類型:異或門鑒相器和邊沿控制鑒相

7、器。數(shù)字鑒相器在很大程度上決定著鎖[3]相環(huán)的性能,選擇的原則要從適用條件、線性鑒相范圍、設(shè)計(jì)難易程度等角度綜合考慮。本文用的是異或P門鑒相器,它適用于波形對(duì)稱的情況,線性鑒相范圍為?,線性增益Kd=2/P(V/rad)。2該數(shù)字鑒相器是一個(gè)相位比較裝置,通過比較輸入信號(hào)uR(t)和反饋輸入信號(hào)uV(t)的相位產(chǎn)生一個(gè)誤差信號(hào)ud(t),作為K變??赡嬗?jì)數(shù)器的加/減方向控制信號(hào),其相位差為He(He=Hv-HR)。環(huán)路鎖定時(shí),ud(t)的輸出是占空比為50

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。
关闭