資源描述：
《JTAG各類接口針腳定義及含義.doc》由會員上傳分享，免費在線閱讀，更多相關內容在行業(yè)資料-天天文庫。
1、JTAG各類接口針腳定義及含義?JTAG有10pin的、14pin的和20pin的，盡管引腳數和引腳的排列順序不同，但是其中有一些引腳是一樣的，各個引腳的定義如下。一、引腳定義TestClockInput(TCK)-----強制要求1TCK在IEEE1149.1標準里是強制要求的。TCK為TAP的操作提供了一個獨立的、基本的時鐘信號，TAP的所有操作都是通過這個時鐘信號來驅動的。TestModeSelectionInput(TMS)-----強制要求2TMS信號在TCK的上升沿有效。TMS在IE
2、EE1149.1標準里是強制要求的。TMS信號用來控制TAP狀態(tài)機的轉換。通過TMS信號，可以控制TAP在不同的狀態(tài)間相互轉換。TestDataInput(TDI)-----強制要求3TDI在IEEE1149.1標準里是強制要求的。TDI是數據輸入的接口。所有要輸入到特定寄存器的數據都是通過TDI接口一位一位串行輸入的（由TCK驅動）。TestDataOutput(TDO)-----強制要求4TDO在IEEE1149.1標準里是強制要求的。TDO是數據輸出的接口。所有要從特定的寄存器中輸出的數據
3、都是通過TDO接口一位一位串行輸出的（由TCK驅動）。TestResetInput(TRST)----可選項1這個信號接口在IEEE1149.1標準里是可選的，并不是強制要求的。TRST可以用來對TAPController進行復位（初始化）。因為通過TMS也可以對TAPControll進行復位（初始化）。所以有四線JTAG與五線JTAG之分。?(VTREF)-----強制要求5接口信號電平參考電壓一般直接連接Vsupply。這個可以用來確定ARM的JTAG接口使用的邏輯電平（比如3.3V還是5.
4、0V?）ReturnTestClock(RTCK)----可選項2可選項，由目標端反饋給仿真器的時鐘信號,用來同步TCK信號的產生,不使用時直接接地。SystemReset(nSRST)----可選項3可選項,與目標板上的系統復位信號相連,可以直接對目標系統復位。同時可以檢測目標系統的復位情況，為了防止誤觸發(fā)應在目標端加上適當的上拉電阻。USERIN用戶自定義輸入?？梢越拥揭粋€IO上，用來接受上位機的控制。USEROUT用戶自定義輸出?？梢越拥揭粋€IO上，用來向上位機的反饋一個狀態(tài)由于JTAG經
5、常使用排線連接，為了增強抗干擾能力，在每條信號線間加上地線就出現了這種20針的接口。但事實上，RTCK、USERIN、USEROUT一般都不使用，于是還有一種14針的接口。對于實際開發(fā)應用來說，由于實驗室電源穩(wěn)定，電磁環(huán)境較好，干擾不大。?二、20、14、10pinJTAG的引腳名稱與序號對應關系值得注意的是，不同的IC公司會自己定義自家產品專屬的Jtag頭，來下載或調試程序。嵌入式系統中常用的20、14、10pinJTAG的信號排列如下：需要說明的是，上述Jtag頭的管腳名稱是對IC而言的。例
6、如TDI腳，表示該腳應該與IC上的TDI腳相連，而不是表示數據從該腳進入downloadcable。實際上10針的只需要接4根線，4號是自連回路，不需要接，1，2接的都是1管腳，而8，10接的是GND，也可以不接。?附轉接板電路：
