各種常見的電平標(biāo)準(zhǔn).doc

各種常見的電平標(biāo)準(zhǔn).doc

ID:55673636

大?。?5.50 KB

頁數(shù):3頁

時(shí)間:2020-05-24

各種常見的電平標(biāo)準(zhǔn).doc_第1頁
各種常見的電平標(biāo)準(zhǔn).doc_第2頁
各種常見的電平標(biāo)準(zhǔn).doc_第3頁
資源描述:

《各種常見的電平標(biāo)準(zhǔn).doc》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、電平標(biāo)準(zhǔn)(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL.RS232)(LVDS、GTL、PGTL、CML、HSTL、SSTL)現(xiàn)在常用的電平標(biāo)準(zhǔn)有TTL、CMOS、LVTTL.LVCMOS.ECL、PECL、LVPECL.RS232、RS485等,還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標(biāo)準(zhǔn)以及注意事項(xiàng)。(1)TTL:Transistor-TransistorLogic三極管結(jié)構(gòu)VCC:5V;VOH>=2.4V,VOL

2、<=0.5V;VIH>=2V,VIL<=0.8Vo因?yàn)?.4V與5V之間還有很大空閑,對改善噪聲容限并沒什么好處,又會(huì)白白增大系統(tǒng)功耗,還會(huì)影響速度。所以后來就把一?部分“砍”掉了。也就是后面的LVTTLo(2)LVTTL:LowVoltageTTL1)3.3VLVTTL:VCC:3.3V;VOH>=2.4V,VOL<=0.4V;VIH>=2V,VIL<=0.8V2)2.5VLVTTL:VCC:2.5V;VOH>=2.0V,VOL<=0.2V;VIH>=1.7V,VIL<=0.7V更低的LVTTL不常用就先不講了,多用在

3、處理器等高速芯片。注意:TTL電平一?般過沖都會(huì)比較嚴(yán)重,可能在始端申22歐或33歐電阻;TTL電平輸入腳懸空時(shí)是內(nèi)部認(rèn)為是高電平。要下拉的話應(yīng)用Ik以下電阻下拉。TTL輸出不能驅(qū)動(dòng)CMOS輸入(3)CMOS:ComplementaryMetalOxideSemiconductorPMOS+NMOSVCC:5V;VOH>=4.45V;VOLv=0.5V;VIH>=3.5V;VIL<=1.5VO相對TTL有了更大的噪聲容限,輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對應(yīng)3.3VLVTTL,出現(xiàn)了LVCMOS,可以與3.3V的LVTTL

4、直接相互驅(qū)動(dòng)。(4)LVCMOS:LowVoltageCMOS1)3.3VLVCMOS:VCC:3.3V;VOH>=3.2V,VOLv=0.1V;VIH>=2.0V,VIL<=0.7V2)2.5VLVCMOS:VCC:2.5V;VOH>=2.0V,VOL<=0.1V;VIH>=1.7V,VIL<=0.7V注意:CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu),當(dāng)輸入或輸入管腳高于VCC-定值(比如一些芯片是0.7V)時(shí),電流足夠大的話,可能引起閂鎖效應(yīng)導(dǎo)致芯片的燒毀。(5)ECL:EmitterCoupledLogic發(fā)射極耦合邏輯電路

5、(差分結(jié)構(gòu))VCC=0V,VEE:-5.2V;VOH=-0.88V,VOL=-1.72V;VIH=-1.24V,VIL=-1.36V速度快,驅(qū)動(dòng)能力強(qiáng),噪聲小,很容易達(dá)到幾百M(fèi)的應(yīng)用。但是功耗大,需要負(fù)電源。為簡化電源,出現(xiàn)了PECL(ECL結(jié)構(gòu)改用正電壓供電)和LVPECLo(6)PECL:Pseudo/PositiveECLVCC=5V;VOH=4.12V,VOL=3.28V;VIH=3.78V,VIL=3.64V(7)LVPELC:LowVoltagePECL(3.3V)VCC=3.3V;VOH=2.42V,VOL

6、=1.58V;VIH=2.06V,VIL=1.94VECL、PECL、LVPECL注意:不同電平不能直接驅(qū)動(dòng)。中間可用交流耦合、電阻網(wǎng)絡(luò)或?qū)S眯酒M(jìn)行轉(zhuǎn)換;以上三種均為射隨輸出結(jié)構(gòu),必須有電阻拉到-?個(gè)直流偏置電壓,如多用于時(shí)鐘的LVPECL:直流匹配時(shí)用130歐上拉,同時(shí)用82歐下拉;交流匹配時(shí)用82歐上拉,同時(shí)用130歐下拉。但兩種方式工作后直流電平都在1.95V左右。前面的電平標(biāo)準(zhǔn)擺幅都比較大,為降低電磁輻射,同時(shí)提高開關(guān)速度又推出LVDS電平標(biāo)準(zhǔn)。(8)RS232與RS485采用±12.15V供電,我們電腦后面的

7、申口即為RS232標(biāo)準(zhǔn)。+I2V表示0,-12V表示1??梢杂肕AX3232等專用芯片轉(zhuǎn)換,也可以用兩個(gè)三極管加一些外圍電路進(jìn)行反相和電壓匹配。RS485是一種差分結(jié)構(gòu),相對RS232有更高的抗干擾能力,傳輸距離可以達(dá)到上千米。(9)LVDS:LowVoltageDifferentialSignal差分對輸入輸出,內(nèi)部有一個(gè)恒流源3.5-4mA,在差分線上改變方向來表示。和1。通過外部的100歐匹配電阻(并在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平。使用注意:LVDS可以達(dá)到600M以上,PCB要求較高,差分線要

8、求嚴(yán)格等長,差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil,最好控制在300mil以內(nèi)。(6)CML:是內(nèi)部做好匹配的一種電路,不需再進(jìn)行匹配。三極管結(jié)構(gòu),也是差分線,速度能達(dá)到3G以上。只能點(diǎn)對點(diǎn)傳輸。(7)GTL:類似CMOS的一種結(jié)構(gòu),輸入到比較器結(jié)構(gòu),比較器一端接參考電平

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時(shí)聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。