資源描述：
《基于CUDA的AES并行算法優(yōu)化.pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、第40卷第9期計(jì)算機(jī)工程2014年9月Vo1．40No．9ComputerEngineeringSeptember2014·專欄·文章編號(hào)：1000-3428(2014)09-0006-07文獻(xiàn)標(biāo)識(shí)碼：A中圖分類號(hào)：TP301．6基于CUDA的AES并行算法優(yōu)化費(fèi)雄偉，李肯立，陽(yáng)王東’(1．湖南城市學(xué)院信息科學(xué)與工程學(xué)院，湖南益陽(yáng)413000；2．湖南大學(xué)信息科學(xué)與工程學(xué)院，長(zhǎng)沙410008)摘要：為提升高級(jí)加密標(biāo)準(zhǔn)(AES)的加密性能，利用顯卡的通用計(jì)算能力，在統(tǒng)一計(jì)算設(shè)備架構(gòu)(CUDA)平臺(tái)上實(shí)現(xiàn)AES的128位、192位和256位3個(gè)版本的GPU并行算法，并提出優(yōu)化的AES并行
2、算法。在考慮塊內(nèi)線程數(shù)量、共享存儲(chǔ)器容量和總塊數(shù)的基礎(chǔ)上，根據(jù)分塊最優(yōu)值的經(jīng)驗(yàn)數(shù)據(jù)指導(dǎo)AES算法在GPU上的最優(yōu)分塊。實(shí)驗(yàn)結(jié)果表明，與未優(yōu)化的AES并行算法相比，該算法的3個(gè)版本在NvidiaGeforceG210顯卡上的加密速度分別提高5．28％，14．55％和12．53％，而在NvidiaGeforceGTX460顯卡上的加密速度分別提高12．48％，15．40％和15．84％，且能更好地對(duì)SSL數(shù)據(jù)進(jìn)行加密。關(guān)鍵詞：分塊；經(jīng)驗(yàn)數(shù)據(jù)；并行算法；優(yōu)化；高級(jí)加密標(biāo)準(zhǔn)；統(tǒng)一計(jì)算設(shè)備架構(gòu)OptimizationofAESParallelAlogorithmBasedonCUDAFEIXi
3、ong．wei，LIKen1i，YANGWang．dong'(1．DepartmentofInformationScienceandEngineering，HunanCityUniversity，Yiyang413000，China；2．CollegeofComputerScienceandElectronicEngineering，HunanUniversity，Changsha410008，China)【Abstract】InordertoenhancetheeficiencyofAdvancedEncryptionStandard(AES)andmakeuseofgeneral
4、computingabilityofGraphicsProcessingUnit(GPU)，allthethreeversionsofGPUparallelAES，namely128bitversion，192bitversionand256bitversion，areimplementedonComputeUnifiedDeviceArchitecture(CUDA)．Then，itproposesoptimizationalogorithmsofparallelAESwith3versions．Thesealogorithmsfirstconsiderthreadsamounti
5、nablock，sharedmemorysizeandtotalblocks，thenusetheexperiencedataofoptimalvalueofblocksizetoguideAESalogorithm’soptimalblockonGPU．ExperimentalresultsshowthatcomparedwithunoptimizedparralAES，thesealogorithmscanobtainencryptionmeanspeedupby5．28％，14．55％and12．53％respectivelyonNvidiaGeforceG210graphic
6、scard，whileby12．48％，15．40％and15．84％onNvidiaGeforceGTX460graphicscard．Inaddition，thesealogorithmsarebetteratimprovingencryptingofSecureSocketLayer(SSL)．【Keywords】block；experientialdata；parallelalogorithm；optimization；AdvancedEncryptionStandard(AES)；ComputeUnifiedDeviceArchitecture(CUDA)DOI：10．39
7、69／j．issn．1000—3428．2014．09．002為了提升AES的加密性能，最近許多基于FPGA和基1概述于GPU加速的AES算法被提出。基于FPGA的加速隨著電子商務(wù)和電子金融的用戶群體擴(kuò)大和對(duì)AES主要應(yīng)用于無(wú)線和藍(lán)牙通信環(huán)境的加速加密，需安全的要求更高，加密及其加密性能成為亟待處理的要考慮能耗和大小等問(wèn)題。比如文獻(xiàn)[1]在Xilinx問(wèn)題。對(duì)加密算法，首先要考慮的是它的安全性能，Spa~an—III和XilinxSpa~an—II這2類設(shè)
