PCB培訓教材(五)分解.ppt

PCB培訓教材(五)分解.ppt

ID:55829641

大?。?72.50 KB

頁數(shù):18頁

時間:2020-06-09

PCB培訓教材(五)分解.ppt_第1頁
PCB培訓教材(五)分解.ppt_第2頁
PCB培訓教材(五)分解.ppt_第3頁
PCB培訓教材(五)分解.ppt_第4頁
PCB培訓教材(五)分解.ppt_第5頁
資源描述:

《PCB培訓教材(五)分解.ppt》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、準備:賴海嬌2002年6月7日印制電路板流程培訓教材第四部分印制電路技術(shù)現(xiàn)狀與發(fā)展200220032005Layercount263648MaxPanelsize24”x30”24”x40”34”x50”MaxThickness0.250”0.400”0.400”MinDielectric0.0025”0.002”0.002”Line/SpaceExt0.004”/0.004”0.003”/0.003”0.003”/0.003”Line/SpaceInt0.003”/0.003”0.003”/0.003”0.003”/0.003”M

2、inDrillDia0.008”0.008”0.006”LaserDrillYesYesYesZoToleranceohms+5%/-10%+/-5%+/-5%ImmersionNi/AuYesYesYesImmersionTinYesYesYesImmersionSilverYesYesYesOSPYesYesYesPCB加工能力發(fā)展趨勢發(fā)展趨勢高密度化高功能化輕薄短小細線化高傳輸速率電子產(chǎn)品發(fā)展趨勢封裝載板的應用A、BGA基板B、CSP(ChipScalePackage)基板C、增層式電路板(BuildupProcess)高密度

3、互連板(HighDensityInterconnect)D、覆晶基板(FlipChipSubstrate)電子產(chǎn)品發(fā)展趨勢低損失材料(LowLossMaterial)GetekNelcoRoger特性高Tg低介電常數(shù)低介質(zhì)損失角正切低損失材料低損失材料(LowLossMaterial)主要應用于高頻數(shù)字移動通訊、高頻數(shù)字信息處理器、衛(wèi)星信號傳輸設備。低損失材料0.0050.0100.0150.0200.025GoreSpeedboardDf@1MHzDk@1MHz4.03.02.05.0BTPolyimideN4000-13Tefl

4、on/GlassHighTgEpoxyEpoxyThermountImprovedSpeedSignalIntegrityRegionStd.EpoxyN6000N4000-13SIN6000SIGetekN4000-6SIN4000-7SISI=SignalIntergrityLowDkGlassN4000-6N4000-7N4000-2Roger4350低損失材料HDI-高密度內(nèi)部互連板HDI的定義凡非機械鉆孔,所得孔徑在0.15mm(6mil)以下(大部分為盲孔),孔環(huán)(AnnularRingorPadorLand)之環(huán)徑在0

5、.25mm(10mil)以下者,特稱為Microvia微導孔或微孔。凡PCB具有微孔,且接點(Connection)密度在130點/寸2以上,布線密度(設峽寬Channel為50mil者)在117寸/寸2以上者,稱為HDI類PCB,其線寬/間距為3mil/3mil或更細更窄。HDIHDI之市場產(chǎn)品HDI微盲孔增層板之用途大致分為行動電話手機,以及筆記型電腦等。高階電腦與綱路通訊以及周邊之大型高層板(14層以上之HighLayerCount)類。精密封裝載板類(Packagingsubstrate),涵蓋打線(WineBoard)及復

6、晶(FlipChip)之各種極精密載板(又稱為Interposer或ModuleBoard)。HDI埋電阻-EmbededResistors在多層板的內(nèi)層(大多在第二層和第n-1)處印制一層電阻材料或在有電阻層的覆銅板(如在介質(zhì)材料敷上一層電阻材料-如鎳磷,再敷上一層銅箔組成)上用圖像轉(zhuǎn)移法分別蝕刻導電圖形和電阻圖形,然后生產(chǎn)出帶電阻的多層板。埋電阻特性節(jié)省板面面積,而轉(zhuǎn)用于布置密線與布局主動元件或高功率元件,可使整體系統(tǒng)之功能再加強。大量減少板面SMT焊點數(shù)目,增加全機之可靠度,節(jié)省成本。埋電阻特性消除焊點與其引線引腳所構(gòu)成的回路

7、(Loop),將可避免訊號通過時所造成的不良寄生效應(ParasiticEffects),如寄生電容或寄生電感等。對高腳數(shù)(HighPinCount)的封裝載板(Substrate),尤其是高速強能FC-PGA式的CPU與ASIC,或大型高多層板類(HighLayerCount者。埋電阻埋電容-BuriedCapacitance在某些高階多層板中,在原有Vcc/GND內(nèi)層之外,另加入介質(zhì)層極薄(2-4mil)的內(nèi)層板,利用其廣大面積的平行金屬銅板面,制作成為整體性的電容器埋電容特性解除耦合效應(Decoupling)避免額外的電磁干

8、擾(EMI)當元件于訊號波動暫態(tài)(SwitchingTransient)位準時,可提供其瞬間所需的能量,使達到更良好的阻抗匹配(ImpedanceMatching)。埋電容特性中電容值者(0.01-0.1μF)提供電荷能量之用途。低頻

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。