畢業(yè)設(shè)計(jì)（論文）-基于fpga的spi串行外圍接口接口設(shè)計(jì)

《畢業(yè)設(shè)計(jì)（論文）-基于fpga的spi串行外圍接口接口設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、武漢理工大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）開題報告基于FPGA的SPI串行外圍接口接口設(shè)計(jì)1、目的和意義及發(fā)展現(xiàn)狀SPI是英文SerialPeripheralInterface的縮寫，中文意思是串行外圍設(shè)備接口，SPI是Motorola公司推出的一種同步串行通訊方式，是一種三線同步總線，它是一種常用的標(biāo)準(zhǔn)接口，由于其使用簡單方便且節(jié)省系統(tǒng)資源，很多芯片都支持該接口，SPI接口主要應(yīng)用在EEPROM，F(xiàn)LASH，實(shí)時時鐘，AD轉(zhuǎn)換器，還有數(shù)字信號處理器和數(shù)字信號解碼器之間等等。當(dāng)然，串口通信還有其他的接口方式，SPI接口和UART相比，多了一

2、條同步時鐘線，上面UART的缺點(diǎn)也就是它的優(yōu)點(diǎn)了，對通信雙方的時序要求不嚴(yán)格不同設(shè)備之間可以很容易結(jié)合，而且通信速度非?？臁Ｒ话阌迷诋a(chǎn)品內(nèi)部元件之間的高速數(shù)據(jù)通信上面，如大容量存儲器等。這就凸現(xiàn)SPI的好處。SPI接口的擴(kuò)展有硬件和軟件兩種方法,軟件模擬SPI接口方法雖然簡單方便,但是速度受到限制，在高速且日益復(fù)雜的數(shù)字系統(tǒng)中，這種方法顯然無法滿足系統(tǒng)要求，所以采用硬件的方法實(shí)現(xiàn)最為切實(shí)可行。這使得與SPI有關(guān)的軟件就相當(dāng)簡單，使CPU有更多的時間處理其他事務(wù)。當(dāng)前，基于主從處理器結(jié)構(gòu)的系統(tǒng)架構(gòu)已經(jīng)成為一種主流（如DSP+FPGA,M

3、CU+FPGA等），F(xiàn)PGA是在ASIC的基礎(chǔ)發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對電路的修改和維護(hù)很方便。目前，F(xiàn)PGA的容量已經(jīng)跨過了百萬門級，使得FPGA成為解決系統(tǒng)級設(shè)計(jì)的重要選擇方案之一。在這種架構(gòu)下，應(yīng)用FPGA來構(gòu)建SPI通信接口是切實(shí)可行的。參考文獻(xiàn)：[1]孫豐軍，余春暄.SPI串行總線接口的Verilog實(shí)現(xiàn).北京工業(yè)大學(xué)電子信息與控制工程學(xué)院北京10002.[2]劉福奇，劉波.VerilogHDL應(yīng)用程序

4、.電子工業(yè)出版社，2009.10[3]顧衛(wèi)剛.串行外圍接口.陜西：西安交通大學(xué)，2004.[4]徐洋等.基于VerilogHDL的FPGA設(shè)計(jì)與工程應(yīng)用.人民郵電出版社.2009[5]K.Babulu,K.SoundaraRajan.FPGAIMPLEMENTATIONOFSPITRANSCEIVERMACROCELLINTERFACEWITHSPISPECIFICATIONS.JNTUColleageoffEngineering，2008.2、基本內(nèi)容和技術(shù)方案2.1、研究的基本內(nèi)容（1）熟悉通信及通信接口相關(guān)方面的知識，學(xué)習(xí)并掌握

5、SPI通信接口的結(jié)構(gòu)，協(xié)議及原理。（2）熟悉VERILOG語言及其開發(fā)環(huán)境ISE，使用該語言進(jìn)行數(shù)字電路（FPGA）設(shè)計(jì)，慢慢深入VERILOG語言。（3）設(shè)計(jì)流程圖，狀態(tài)圖，并一步步用Verilog語言實(shí)現(xiàn)仿真驗(yàn)證I接口串口通信。（4）采用實(shí)驗(yàn)板或自行設(shè)計(jì)電路進(jìn)行調(diào)試，并采用相關(guān)儀器驗(yàn)證。（5）系統(tǒng)整體調(diào)試、優(yōu)化，或就某一部分進(jìn)行優(yōu)化并做深入的研究與擴(kuò)展。2.2、技術(shù)方案（1）硬件設(shè)計(jì)模型硬件實(shí)現(xiàn)主要是基于PLD的CPLD，F(xiàn)PGA中實(shí)現(xiàn)。如FPGA是在ASIC的基礎(chǔ)發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成

6、電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對電路的修改和維護(hù)很方便。目前，F(xiàn)PGA的容量已經(jīng)跨過了百萬門級，使得FPGA成為解決系統(tǒng)級設(shè)計(jì)的重要選擇方案之一。在這種架構(gòu)下，應(yīng)用FPGA來構(gòu)建SPI通信接口是切實(shí)可行的。下圖模式一種主從模式：微處理器微處理器接口SPI總線接口adr_i[1:0]dat_i[7:0]dat_o[7:0]int_owe_ics_omiso_imosi_osck_orst_iSPI接口作為主機(jī)與從機(jī)的通訊接口,主要完成以下工作：①SPI將從主機(jī)接收到的8位的并行數(shù)據(jù),轉(zhuǎn)

7、換為從機(jī)所能接收的串行數(shù)據(jù),并將該數(shù)據(jù)根據(jù)SPI協(xié)議送給從機(jī)。②主機(jī)產(chǎn)生從機(jī)所需的時鐘信號SCLK,片選信號CS。③接收從從機(jī)傳回的讀信號和串行數(shù)據(jù),并將其轉(zhuǎn)換為并行數(shù)據(jù)。（2）系統(tǒng)實(shí)現(xiàn)方案用FPGA實(shí)現(xiàn)SPI串行外圍接口是一個比較復(fù)雜的系統(tǒng)較大的系統(tǒng)沒有科學(xué)的設(shè)計(jì)方法就很難保證不出錯，并很難言簡意賅的清晰思路完成方案。此方案采用了狀態(tài)機(jī)來設(shè)計(jì)，本項(xiàng)目的研究主要采用理論分析、邏輯推理、試驗(yàn)調(diào)試等方法。針對狀態(tài)機(jī)，其主要有以下特點(diǎn)：1）有限狀態(tài)機(jī)克服了純硬件數(shù)字系統(tǒng)順序方式控制不靈活的缺點(diǎn)。2）狀態(tài)機(jī)的結(jié)構(gòu)模式相對簡單。3）狀態(tài)機(jī)容易構(gòu)

8、成性能良好的同步時序邏輯模塊。4）狀態(tài)機(jī)的VerilogHDL表述豐富多樣。5）在高速運(yùn)算和控制方面，狀態(tài)機(jī)更有其巨大的優(yōu)勢。6）就可靠性而言，狀態(tài)機(jī)的優(yōu)勢也是十分明顯的?；谝陨咸攸c(diǎn)，用狀態(tài)機(jī)的方法描述SPI通信過程簡