資源描述：
《multisim 仿真教程 門電路的應(yīng)用課件.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、第8章門電路內(nèi)容提要用來實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路統(tǒng)稱為門電路。本章介紹了門電路的基本性質(zhì)，編碼器電路，譯碼器電路，數(shù)據(jù)選擇器電路，加法器電路，數(shù)值比較器電路、用門電路實(shí)現(xiàn)的ASK幅度鍵控調(diào)制電路、用門電路實(shí)現(xiàn)的FSK頻率鍵控調(diào)制電路、用門電路實(shí)現(xiàn)的PSK相位選擇法調(diào)制電路特性以及計(jì)算機(jī)仿真設(shè)計(jì)方法。8.1門電路的應(yīng)用8.1.1門電路的性質(zhì)1.TTL電路輸入輸出電路性質(zhì)當(dāng)輸入端為高電平時(shí)，其方向是從外部流入輸入端。當(dāng)輸入端處于低電平時(shí)，電流由電源VCC經(jīng)內(nèi)部電路流出輸入端，電流較大，當(dāng)與上一級電路連接時(shí)，將決定上級電路應(yīng)
2、具有的負(fù)載能力。高電平輸出電壓在負(fù)載不大時(shí)為3.5V左右。低電平輸出時(shí)，允許后級電路灌入電流，隨著灌入電流的增加，輸出低電平將升高，一般LS系列TTL電路允許灌入8mA電流，即可吸收后級20個(gè)LS系列標(biāo)準(zhǔn)門的灌入電流。最大允許低電平輸出電壓為0.4V。2.CMOS電路輸入輸出電路性質(zhì)一般CC系列的CMOS電路輸入阻抗可高達(dá)1010Ω，輸入電容在5pf以下，輸入高電平通常要求在3.5V以上，輸入低電平通常為1.5V以下。CMOS電路的輸出結(jié)構(gòu)具有對稱性，故對高低電平具有相同的輸出能力，負(fù)載能力較小，僅可驅(qū)動(dòng)少量的CMOS電路。當(dāng)輸出端負(fù)
3、載很輕時(shí)，輸出高電平將十分接近電源電壓；輸出低電平時(shí)將十分接近地電位。在高速CMOS電路54/74HC系列中的一個(gè)子系列54/74HCT，其輸入電平與TTL電路完全相同，因此在相互取代時(shí)，不需考慮電平的匹配問題。3.集成邏輯電路的連接在實(shí)際的數(shù)字電路系統(tǒng)中總是將一定數(shù)量的集成邏輯電路按需要前后連接起來。這時(shí)，前級電路的輸出將與后級電路的輸入相連并驅(qū)動(dòng)后級電路工作。這就存在著電平的配合和負(fù)載能力這兩個(gè)需要妥善解決的問題?？捎孟铝袔讉€(gè)表達(dá)式來說明連接時(shí)所要滿足的條件:UOH（前級）≥UiH（后級）UOL（前級）≤UiL（后級）IOH（前級
4、）≥n×IiH（后級）IOL（前級）≥n×IIl（后級）n為后級門的數(shù)目(1)TTL與TTL的連接TTL集成邏輯電路的所有系列，由于電路結(jié)構(gòu)形式相同，電平配合比較方便，不需要外接元件可直接連接，不足之處是受低電平時(shí)負(fù)載能力的限制。(2)TTL驅(qū)動(dòng)CMOS電路TTL電路驅(qū)動(dòng)CMOS電路時(shí)，由于CMOS電路的輸入阻抗高，故此驅(qū)動(dòng)電流一般不會(huì)受到限制，但在電平配合問題上，低電平是可以的，高電平時(shí)有困難，因?yàn)門TL電路在滿載時(shí)，輸出高電平通常低于CMOS電路對輸入高電平的要求，因此為保證TTL輸出高電平時(shí)，后級的CMOS電路能可靠工作，通常要
5、外接一個(gè)上拉電阻R，如圖8.1.1所示，使輸出高電平達(dá)到3.5V以上，R的取值為2～6.2K較合適。圖8.1.1TTL電路驅(qū)動(dòng)CMOS電路(3)CMOS驅(qū)動(dòng)TTL電路CMOS的輸出電平能滿足TTL對輸入電平的要求，而驅(qū)動(dòng)電流將受限制，主要是低電平時(shí)的負(fù)載能力。除了74HC系列外的其它CMOS電路驅(qū)動(dòng)TTL的能力都較低。既要使用此系列又要提高其驅(qū)動(dòng)能力時(shí)，可采用以下兩種方法：①采用CMOS驅(qū)動(dòng)器，如CC4049、CC4050的CMOS電路。②幾個(gè)同功能的CMOS電路并聯(lián)使用，即將其輸入端并聯(lián)，輸出端并聯(lián)（TTL電路是不允許并聯(lián)的）。(4
6、)CMOS與CMOS的連接CMOS電路之間的連接十分方便，不需另加外接元件。對直流參數(shù)來講，一個(gè)CMOS電路可帶動(dòng)的CMOS電路數(shù)量是不受限制，但在實(shí)際使用時(shí)，應(yīng)當(dāng)考慮后級門輸入電容對前級門的傳輸速度的影響，電容太大時(shí)，傳輸速度要下降，因此在高速使用時(shí)要從負(fù)載電容來考慮，例如CC4000T系列。CMOS電路在10MHz以上速度運(yùn)用時(shí)應(yīng)限制在20個(gè)門以下。該電路主要用于自控設(shè)備中的自動(dòng)報(bào)警，也可用作防盜報(bào)警器。本例中，使用一片四2輸入端或非門集成電路CC4001,晶體三極管VT和揚(yáng)聲器等構(gòu)成故障報(bào)警器。其中門U1A、門U1C為或非門連接
7、，門U1B、門U1D為反相器連接，電路如圖8.1.2所示電路。電路中CC4001的門U1A和門U1B組成一個(gè)低頻振蕩器，門U1C和門U1D組成一個(gè)音頻振蕩器。在8.1.2故障報(bào)警器
